[发明专利]使用双镶嵌工艺制造半导体器件的方法以及制造具有连通孔的制品的方法

说明书

本申请是申请号为200610164091.8、申请日为2006年12月7日、 发明名称为“使用双镶嵌工艺制造半导体器件的方法以及制造具有连 通孔的制品的方法”的发明专利申请的分案申请。

技术领域

本发明涉及一种制造具有连通孔的制品的方法。此外，本发明涉 及通过使用双镶嵌工艺制造半导体器件的方法。

背景技术

通常，Cu已经用作半导体器件的布线材料。但是，很难将图形 转印到Cu本身。因此，已经注意到镶嵌工艺，特别是双镶嵌工艺， 其中同时形成用于布线或形成电极的沟槽以及通孔。

关于使用此双镶嵌工艺制造半导体器件的方法，下面说明在日本 专利特开No.2004-221191中公开的一种技术。

在图9A中，附图标记1901表示Cu布线，附图标记1902表示 SiC膜，附图标记1903表示有机的低介电常数膜，附图标记1904表 示SiC，附图标记1905表示SiO₂，附图标记1906表示具有布线沟槽 的图形的抗蚀剂掩模。

如图9B所示，通过使用抗蚀剂掩模1906蚀刻SiO₂1905。如图 9C所示，在全部表面上施加光敏抗蚀剂，并执行曝光和显影，使得形 成具有通孔图形的抗蚀剂掩模1910。

通过使用获得的抗蚀剂掩模1910蚀刻SiO₂膜1905和SiC膜1904 (图9D)。之后，通过使用双层硬掩模(1904和1905)，蚀刻有机 的低介电常数膜1903，同时去除抗蚀剂掩模1910(图9E)。

通过使用SiO₂膜1905蚀刻SiC膜1904(图9F)。随后，通过 使用SiO₂膜1905和SiC膜1904作为掩模，蚀刻用作层间绝缘膜的有 机的低介电常数膜1903。

以此方式，产生了布线沟槽1950和通孔1935(图9G)。最后， 通过使用SiO₂膜1905和有机的低介电常数膜1903作为掩模，去除 SiC膜1902(图9H)。随后，通过电镀将Cu填充在布线沟槽和通孔 中，由此产生双镶嵌结构。

通常，在双镶嵌工艺中，在用于布线的沟槽中和通孔中形成由难 熔金属(例如，阻挡金属)和/或难熔金属化合物制成的衬底层，之后 淀积Cu、Al、铝合金等。

淀积方法的示例包括溅射法、CVD法，以及执行回流的工艺(如 果必要)。不仅可以通过CMP执行之后的对不必要的Cu、Al等的去 除，而且也可以进行例如研磨和抛光的物理去除、化学蚀刻等。

发明内容

但是，从图9H清晰可见，按照上述的方法，在布线沟槽1950 的深度方向上的长度h与在通孔1935的深度方向上的长度l相对应地 变化。

因此，如果布线沟槽的深度方向上的长度h增加则上述通孔的深 度方向上的长度l减小，这样对布线沟槽和通孔的每个长度的可控性 不能令人满意。

因此，本发明提供一种用于制造半导体器件或制品的方法，其中 很容易地控制在布线沟槽和通孔深度方向上的长度。

按照本发明的第一方面，一种通过使用双镶嵌工艺制造半导体器 件的方法，包括以下步骤：在衬底上制备具有第一绝缘膜的部件；在 上述第一绝缘膜上设置一层；在上述的层上压印具有图形的模型，以 便形成具有布线沟槽和第一通孔的第二绝缘膜，上述图形对应于上述 的布线沟槽和上述的第一通孔；并通过使用上述的第二绝缘膜作为掩 模蚀刻上述的第一绝缘膜，以便在第一绝缘膜中形成第二通孔，第二 通孔比上述的第一通孔长并且连接到第一通孔。

按照本发明的第二方面，一种通过使用双镶嵌工艺制造半导体器 件的方法，包括以下步骤：在衬底上制备具有第一绝缘膜的部件，第 一绝缘膜已经历过平坦化处理；在上述的第一绝缘膜上设置一层；在 上述的层上压印具有图形的模型，以便形成具有布线沟槽和第一通孔 的第二绝缘膜，上述的图形对应于上述的布线沟槽和上述的第一通孔； 并通过使用上述的第二绝缘膜作为掩模蚀刻上述的第一绝缘膜，以便 在第一绝缘膜中形成连接到上述第一通孔的第二通孔。