[发明专利]非易失性存储器的制造方法、写入方法及读取方法

说明书

本申请是申请日为2007年3月29日、申请号为200710088991.3、发明 名称为“非易失性存储器的制造方法、写入方法及读取方法”的发明专利申 请的分案申请。

技术领域

本发明涉及一种非易失性存储器的制造方法、写入方法及读取方法，且 特别涉及一种可减少因异物导致离子植入失败的非易失性存储器的制造方 法，以及可以减少非易失性存储器的程序化时间的写入方法及对应的读取方 法。

背景技术

随着数字电子时代的来临，对于数据存储媒体的需求也日益殷切，因此 对于能够以便宜成本生产大量存储媒体的半导体技术也不断寻求改良的方 式。

在以半导体技术所生产的存储媒体中，以不需要电力即可维持数据存储 状态的非易失性存储器(non-volatile memory，NVM)应用范围最为广泛。非易 失性存储器可区分为以离子植入定义数据的屏蔽式只读存储器(mask read-only memory，MROM)；以及可以一次程序(one time program，OTP)及多 次程序(multi-time program，MTP)存储器，例如计算机的基本输出入系统 (basic input/output system，BIOS)。以及使用者可以进行多次程序-抹除的存储 器，例如闪存(flash memory)。其中，屏蔽式只读存储器及一次程序存储器由 于工艺较为单纯，可以低成本进行大量生产，因此适合需要大量生产复制的 软件产品，例如游戏卡匣。

以屏蔽式只读存储器为例，其程序编码方式是以将离子植入一预先完成 的待编码存储器。如图1所示，其示出了待编码存储器的局部结构示意图。 待编码存储器10具有多条互相平行排列的位线1，以及与位线1垂直并设置 在上方的字符线2。任意两位线1之间的字符线2为待编码存储体3的位置， 可以离子植入的方式定义出不同的位状态，将欲编码程序记录在待编码存储 器10上。

然而，由于离子植入必须要暴露出欲植入的待编码存储体3，有可能因 为异物遮阻或植入阻抗层对位不准确造成植入失败。因此在露出的待编码存 储体相对较多的情况下，因植入失败造成缺陷的机率也相对提高。

此外，目前的一次及多次程序存储器，当数据中位状态0过多时，需要 花费很多时间进行电气程序化。再加上剩余没有使用的存储体过多时，也需 要花费时间将对应的存储体程序化为0，无形中浪费许多时间成本。

发明内容

有鉴于此，本发明提供一种非易失性存储器的操作方法，是以改变植入 的待编码存储体并配合存储器的反向定义，提高非易失性存储器生产的成品 率。同时应用在非易失性存储器的程序化中，亦可以减少所需的生产时间。

根据本发明，提出一种非易失性存储器的操作方法，包括下列步骤：首 先，提供一待编码存储器，该待编码存储器的存储体在程序化后具有第一位 状态与程序化前具有第二位状态。接着，计算欲编码程序数据中第一位状态 及第二位状态的数量。然后，当第一位状态的数量大于第二位状态的数量时， 反向定义欲编码程序数据。接着，将该反向定义后的欲编码程序数据写入待 编码存储器中。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合 附图，作详细说明如下。

附图说明

图1示出了待编码存储器的局部结构示意图；

图2示出了本发明的非易失性存储器的制造方法流程图；

图3A示出了待编码存储器的局部结构示意图；

图3B示出了屏蔽的俯视图；

图3C示出了具有图案化植入阻抗层的待编码存储器的俯视图；

图3D示出了图3C中沿剖面线AA’的剖面图；

图4示出了本发明的非易失性存储器的读取功能方块图；

图5A示出了本发明的第一种多路复用器的控制信号的产生电路示意 图；

图5B示出了本发明的第二种多路复用器的控制信号的产生电路示意图；

图6示出了本发明的非易失性存储器的写入及读取电路功能示意图；

图7示出了本发明的非易失性存储器的写入流程图；以及

图8示出了本发明的非易失性存储器的读取流程图。

附图符号说明

1、110：位线

2、120：字符线

3、130：待编码存储体