[发明专利]集成电路保护器件

说明书

技术领域

本发明通常涉及集成电路器件，特别涉及一种集成电路保护器件。

背景技术

天线二极管是用于半导体器件中保护其免受静电放电事件，如等离子导致的损伤的二极管。将天线二极管放置在集成电路中，使其为器件制造过程中产生的电荷，如工艺过程(例如，蚀刻)中使用等离子产生的电荷，提供放电路径。天线二极管一般被连接到导电线路，导电线路可被连接到可能易受电荷产生的危害影响的电路的有源器件的栅极。虽然天线二极管可有效防止等离子导致损伤(PID)和/或天线效应，但是其他形式的电荷积累可能不会被缓解。

因此，需要一种改进的集成电路保护器件。

发明内容

本发明提出了一种集成电路的保护器件。所述保护器件包括NMOS器件。所述NMOS器件被连接到有源器件的栅极，如逆变器。所述保护器件可提供保护，免受等离子导致损伤(PID)，如可危害有源器件的电荷效应。所述NMOS保护器件为处理过程中累积的电荷提供到电压源的路径，例如，接地或V_ss。

附图说明

图1为易受电荷效应带来的损害影响的集成电路实施例的原理图；

图2为对应于图1所示的集成电路的布局设计的实施例的俯视图；

图3为包含结型二极管的集成电路实施例的原理图；

图4为半导体器件的特征的实施例的结构图；

图5为包含二极管保护器件的集成电路实施例的原理图；

图6为对应于图5所示的原理图的集成电路布局实施例的俯视图；

图7为包含NMOS保护器件的集成电路实施例的原理图；

图8为对应于图7所示的原理图的集成电路布局实施例的俯视图。

具体实施方式

本发明一般涉及集成电路器件，特别涉及一种集成电路保护器件。然而，应理解，下述公开内容提供了实现本发明的不同特征的很多不同的实施例，或例子。下面描述元件和布置的具体实例以简化说明本公开内容。当然，这些仅是例子，并不局限于此。此外，本公开内容在不同的例子中重复相同的参考数字和/或字母。这种重复是为了简单明了，本身并不表明讨论的各种不同实施例和/或配置之间的关系。

本公开内容一般涉及包含保护器件的半导体器件或集成电路。保护器件提供保护，免受集成电路制造过程中的等离子导致损伤(PID)。此外，如下面的进一步详细描述所示，保护器件可提供保护，免受电荷效应。

制造过程中，半导体器件一般要经历很多使用等离子的工艺，如等离子蚀刻或活性离子蚀刻(RIE)、薄膜沉积、灰化、和/或其他包括等离子的工艺。例如，可通过在覆盖导电层(blanket conductive layer)中蚀刻图案(如，线路)形成互连。用于进行这些工艺的能量可导致包括互连线路和栅电极的集成电路层变得带电。然后，这些导电线路可作为天线，收集电荷。由于导电线路可被连接到器件的栅极，产生的电荷可导致对器件的栅极电介质(如，栅极氧化层)的损害。尤其，电荷过剩可降低器件性能，例如，陷阱电荷可降低栅极的击穿电压。

传统的实施例可以提供二极管(如，天线二极管)或类二极管器件，它为栅电极层(如，多晶硅)上累积的电荷提供放电路径。二极管被连接到集成电路的有源器件的栅电极。因此，当进行等离子体加工时，电荷可通过二极管流入到衬底中，从而减低等离子的损害。使用二极管的实施例在图3、5和6中提供。

然而，需要其他诱因的保护。例如，电荷效应可由通过摩擦或静电感应过程积累的电荷发生。电荷效应可与上面讨论的天线效应截然不同。电荷效应可发生在器件获得摩擦或静电效应过程产生的电荷后突然接触到接地物体时。电荷可积累在器件形成在其上的衬底中。电荷效应事件的放电可非常快速地发生，例如，以纳秒计(如，少于2纳秒)。这与上面描述的天线效应(或PID事件)相反，其一般在μ秒到毫秒的范围内。电荷效应的一个例子是通过磨削集成电路器件的衬底的背部累积的电荷。电荷效应可损害栅电介质、层间电介质(ILD)、和/或其他绝缘层。因此，没有保护，电荷效应可导致产量损失。器件对电荷效应的易感性可通过使用器件充电模式(CDM)测试而测定。