[发明专利]标准组件的非均一边界状态的补偿

说明书

技术领域

本发明领域涉及标准组件及其设计的领域，且尤其涉及解决这些组 件中的非均一边界状态。

背景技术

在半导体集成电路设计中，电路设计者通常使用所谓的标准组件 (standard cell)来实现特定逻辑功能。标准组件本质上为晶体管的预设计 布局，这些晶体管经导线连接以执行某种类型的逻辑功能。这些标准组 件经设计以使得其边界状态标准化，以便于以可制造方式彼此相互作 用，因此，任何标准组件能置放于标准组件块中的任何置放位点。以此 方式，设计者可将系统所需的标准组件定位于任何适当的置放位点而无 需担心与相邻组件的相互作用。

随着在标准组件区域的部分区域中的标准组件变得愈来愈小，必须 小心控制标准组件区域，以确保可制造性已达到现今许多设计依据的严 格均一性以确保可制造性的程度。这导致组件尺寸的增大及较高的无效 性。

希望生产出彼此兼容的标准组件，使得即使当这些标准组件借着使 边界处的均一性降低而允许具有较小面积时，这些标准组件仍可置放在 任何标准组件置放位点，并且与任何其它标准组件相邻。

发明内容

本发明的第一方面提供一种设计标准组件的方法，其包含以下步 骤：识别出在该标准组件的边界状态中会影响相邻标准组件的特性的非 均一性；引入另一非均一性至该组件中以减轻所识别的非均一边界状态 对该相邻标准组件的该特性的影响。

本发明认知到，随着标准组件的尺寸不断缩小，产生具有均一边界 状态的高密度标准组件变得愈来愈困难。需要权衡非均一边界状态的标 准组件对相邻组件特性的影响。特性包括诸如电性能及良率。在特征结 构因为非均一边界状态而难以印刷的情况下，良率可能受影响。

本发明并非通过尽力从组件的边界状态中移除所识别的非均一性 来解决该问题，而是引入另一非均一性来解决该问题，该另一非均一性 设计用来减小或甚至消除原始非均一边界状态对相邻组件的影响。因 此，引入的非均一性是该组件的一部分但不会影响组件的特性 (characteristic)，而是影响相邻组件的特性。此举主要增加了在标准组件 内部处理非均一边界状态的方式的数量。

举例而言，若受影响的特性为良率(yield)，则引入另一非均一边界 状态可使用来形成相邻组件的图案更易于精确印刷，进而使图案更稳固 (robust)并使相邻组件失效的可能性较小。

尽管所述另一非均一性可能在组件内部，但在一些实施例中，所述 另一非均一性延伸超出该组件的组件边界。

在标准组件设计中，各组件是设计成独立于环绕其周围的组件来执 行功能，且各组件在边界内具有电路零件，使得组件可位于任何其它标 准组件旁边的标准组件置放位点。但是应注意，组件之间仍可共享标准 组件的某些方面，例如供给分布结构(supply distribution structures)。然 而，这些结构亦通常设计成在边界处是均一的(uniform)，且它们是共享 结构以利于与之接触的各组件，但这些结构并非仅是简单地存在于一个 组件上以有益于相邻组件。应注意，标准组件的合法置放位点是成列 (row)对准且具有取决于置放栅格的尺寸的量化置放单元的位点。

然而，本发明通过设计其它非均一性来解决非均一边界状态的问 题，且本发明认为，由于这些非均一性是补偿第一种非均一性对相邻组 件的影响，因而不必保持不扰乱组件边界的普通规则，且有可能允许所 述非均一性延伸跨过组件边界且进而实际进入相邻组件。藉此，解决非 均一性的方式的数量及这些解决方案可对相邻组件的影响均可大大增 加。

在一些实施例中，所述另一非均一性不改变所述标准组件的逻辑功 能。

所引入的另一不均匀性可简单地引入以减小另一个非均一边界状 态对相邻组件的影响并且不执行所讨论的组件的功能。

尽管标准组件可以许多方式形成，但在一些实施例中，该标准组件 包含由基板上的膜层形成的电路，且该标准组件的制造包含图案化技 术，其中至少一个屏蔽用以在各个膜层中产生制成所述标准组件的所述 电路所需的图案。

使用图案化技术及屏蔽由基板上的膜层形成标准组件，是形成这些 组件的普通方式。