[发明专利]方形扁平无引脚芯片封装结构及方法

说明书

技术领域

本发明涉及半导体封装技术，特别涉及一种方形扁平无引脚(Quad FlatNo-Lead，QFN)芯片封装结构及方法。

背景技术

现有的方形扁平无引脚(Quad Flat No-Lead，QFN)芯片封装，是将芯片通过单元阵列式封装在背面贴有专用耐高温膜的基板上，经过切割成为独立的单元。然而，这种封装结构体积较大，不能满足电子产品小型化的发展趋势，且成本较高。

发明内容

有鉴于此，需提供一种无载体的QFN芯片封装结构。

还需提供一种无载体的QFN芯片封装方法。

一种QFN芯片封装结构，包括多个焊接脚、芯片座、芯片、多个金线及封胶体。所述焊接脚设于所述芯片座外围，每个焊接脚设有金线结合点。芯片通过黏着剂固定于所述芯片座，其包括多个焊垫。所述金线用于电性连接所述焊垫和所述金线结合点。所述封胶体封装所述芯片座、所述金线、所述芯片及所述焊接脚。

一种QFN芯片封装方法，包括：在载板上电镀金属合金；在电镀层上电镀铜形成芯片座和焊接脚；在焊接脚上电镀金形成金线结合点；通过黏着剂将芯片固定于芯片座上；通过金线电性连接芯片和金线结合点；用封胶体封装所述焊接脚、芯片座、芯片及金线；及蚀刻掉所述载板。

本发明的QFN芯片封装结构及方法，通过电镀形成焊接脚和芯片座以代替基板，缩小了芯片封装的体积，并降低了成本。

附图说明

图1是本发明的QFN芯片封装结构的剖视示意图。

图2是本发明的QFN芯片封装方法。

具体实施方式

图1是本发明的QFN芯片封装结构100的剖视示意图。本发明的QFN芯片封装结构100包括封胶体10、芯片座20、芯片30、多个金线40、多个焊接脚50及黏着剂60。在本实施方式中，芯片座20和所述焊接脚50电镀于封装后被蚀刻掉的载板(未图示)上，其中载板为薄铜板。所述焊接脚50设于所述芯片座20的外围，芯片座20和所述焊接脚50位于所述载板的边界内并与所述载板的边界相隔一定的距离。换而言之，本发明的QFN芯片封装结构100通过电镀焊接脚50和芯片座20代替现有的背面贴专用耐高温膜的基板，从而缩小了芯片封装的体积，并降低了成本。

芯片30通过黏着剂60固定于芯片座20，其包括多个焊垫32。每个焊接脚50通过电镀金形成金线结合点52。所述金线40用于电性连接所述焊垫32和所述金线结合点52。

封胶体10用于将芯片座20、金线40、芯片30及焊接脚50封装于其内，但不塑封载板。

图2为本发明的QFN芯片封装方法的流程示意图。

步骤210：在载板上电镀金属合金。在本实施方式中，载板为薄铜板。金属合金为镍金合金、镍钯金合金或银。

步骤211：在电镀层上电镀铜，以形成芯片座20和焊接脚50。在本实施方式中，芯片座20和焊接脚50位于所述载板的边界内并与所述载板的边界相隔一定的距离。

步骤212：在焊接脚50上电镀金形成金线结合点52。

步骤213：通过黏着剂60将芯片30固定于芯片座20上。

步骤214：通过金线40电性连接芯片30的焊垫32和焊接脚50的金线结合点52。

步骤215：用封胶体10将所述焊接脚50、芯片座20、芯片30及金线40进行封装以形成封装体。在本实施方式中，封胶体10为黑胶。在塑封过程中，不塑封载板。因芯片座20和焊接脚50位于所述载板的边界内并与所述载板的边界相隔一定的距离，从而在封装过程中，焊接脚50被塑封在封胶体10内，避免了在后续的切割过程中对焊接脚50的损害。

步骤216：蚀刻掉所述载板，即利用本发明的QFN芯片封装方法制成的芯片封装体没有金属载体，从而在后续的切割过程中，切割刀只会切到封胶体10，不会切到金属框架，避免了对切割刀的损害，同时避免了金属毛刺现象。

因本发明的芯片封装方法中不需使用专用耐高温膜，减少了有害气体对焊接脚50品质的影响，并降低了成本。