[发明专利]多层叠加印制线路板的制作方法

说明书

技术领域

本发明涉及一种多层叠加印制线路板的制作方法，尤其涉及一种采用阴阳拼版设计的多层叠加印制线路板的制作方法。

背景技术

近年来，随着电子产品的普及，印制线路板的需求量也越来越大，同时，随着电子产品的小型化，对印制线路板的高密度化要求也越来越高，因此现有印制线路板通常具有多层结构并且其内的线路也越来越密集。

现有的多层叠加产品(Sequential Lamination)的印制线路板通过分别制作两个不同的子板，然后压合制成，其工艺设计较难(如最小孔环到铜位的间距(clearance)/孔到线距离＝7.6mil/6.8mil)，且其工艺流程较复杂，导致流程过程中的生产板产品的局部涨缩或者两个子板之间的涨缩不一致，造成层偏报废问题，增加产品生产成本。

发明内容

本发明的一目的在于，提供一种多层叠加印制线路板的制作方法，其通过采用阴阳拼版设计，通过同一生产流程制作两个结构完全对称的子板，可避免在二次压合时由于子板的涨缩不一致导致层偏，致使产品报废，从而提高产品合格率，降低生产成本；

本发明的又一目的在于，提供一种多层叠加印制线路板的制作方法，其通过内层只生产一半的子板，然后将两块子板压合形成母板，因此只需要制作一半的内层菲林，有效降低生产成本。

为实现上述目的，本发明提供一种多层叠加印制线路板的制作方法，其包括如下步骤：

步骤1，提供印制线路板的层数及每一层的电路单元；

步骤2，设置子板的每一电路层可容纳的拼版电路单元数量，该每层拼版电路单元的数量为2或4M，其中M为自然数；

步骤3，设置子板对称轴，沿该对称轴的两侧将该每层拼版电路单元设成两组拼版电路单元；

步骤4，设置子板的电路层数量，使子板在对称轴一侧的各层同组拼版电路单元对应印制线路板数层的电路单元依次由上往下排列，并使子板在对称轴另一侧的各层同组拼版电路单元对应印制线路板其余数层的电路单元依次由下往上排列，且该由下往上排列的子板拼版电路单元为相应印制线路板电路单元的镜像，所述印刷线路板的层数为偶数N层，所述子板的电路层数为N/2层，其第一层及第N/2层分别位于子板的外层及内层；

步骤5，设置子板的电路布局，设置拼版电路单元的对位连接基准，使其中一组拼版电路单元绕该对称轴旋转180度之后，该对位连接基准可以与另一组拼版电路单元的对位连接基准重叠；

步骤6，依设置完成的电路布局制作子板；

步骤7，在上述子板上制作次外层干膜；

步骤8，取两块上述子板，其中一子板不动，另一子板绕对称轴旋转180度，使两块子板的拼板单元分别相对应叠加，并通过二次层压制成母板。

所述步骤6中，制作子板的步骤包括一次层压、一次钻孔、一次沉铜、板电、树脂塞孔及砂带机磨板的操作。

所述二次层压后还包括二次钻孔、二次沉铜及板电的操作。

所述第1层及第N/2层电路层皆包括有内层菲林，且内层菲林靠近板角的位置处设有防呆标记。

所述一次层压的排板方式为打铆钉排板或打定位销钉排板。

所述二次层压的排板方式为打铆钉排板。

本发明的有益效果：本发明通过采用阴阳拼版设计，通过同一生产流程制作两个结构完全对称的子板，将该两对称的子板相压合，可以避免在二次压合时由于子板的涨缩不一致导致层偏，致使产品报废的问题，从而提高产品合格率，降低生产成本；而且由于内层只制作一半的子板，然后两块子板再压合，因此只需要制作一半的内层菲林，从而能有效降低生产成本。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

附图中，

图1为本发明多层叠加印制线路板的制作方法的流程示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

如图1所示，本发明多层叠加印制线路板的制作方法，包括如下步骤：

步骤1，提供印制线路板的层数及每一层的电路单元。

步骤2，设置子板的每一电路层可容纳的拼版电路单元数量，该每层拼版电路单元的数量为2或4M，其中M为自然数。

步骤3，设置子板对称轴，沿该对称轴的两侧将该每层拼版电路单元设成两组拼版电路单元。