[发明专利]一种建立集成电路芯片内工艺偏差的空间相关性模型的方法

权利要求书

1.一种建立集成电路芯片内工艺偏差的空间相关性模型的方法，其特征在于，包括下述步骤：

步骤1：将所测试芯片的似然函数相乘得到联合似然函数；

步骤2：考虑金块效应后对联合似然函数进行修正；

步骤3：通过最大化求解对数联合似然函数得到未知参数的估计值。

2.按权利要求1所述的方法，其特征在于，所述的步骤1)包括：

步骤1.1：用去平均的操作将片间偏差从整体偏差中移除，设所测试芯片中的某块芯片为m块测试芯片；

步骤1.2：将M块测试芯片的似然函数相乘得到联合似然函数。

3.按权利要求2所述的方法，其特征在于，所述的步骤1.1)中的去平均操作是从每个测量点上的测量值中减掉该测量点在所有测试芯片上测量值的平均值。

4.按权利要求1所述的方法，其特征在于，所述的步骤2)中，定义参数κ为联合似然函数新形式的一个新参数，其表示噪声污染程度的大小。

5.按权利要求1所述的方法，其特征在于，所述的步骤3)包括：

步骤3.1：对σ²进行优化得到集中的对数联合似然函数；

步骤3.2：化简对数联合似然函数

步骤3.3：对对数联合似然函数进行最大化求解得到空间相关函数的参数值。

6.按权利要求5所述的方法，其特征在于，所述的步骤3.2)中，采用LU分解计算log detV的技术，将矩阵V分解为L矩阵和U矩阵，V＝LU，其中U是一个上三角矩阵，L是一个下三角矩阵的交换矩阵，所述的下三角矩阵的所有对角元位置上的元素值都为1。