[发明专利]度量衡校准晶圆

说明书

技术领域

本发明涉及集成电路加工制造技术，具体涉及度量衡校准晶圆。

背景技术

随着集成电路加工制造技术的快速发展，电路集成度越来越高而电路尺寸越来越小，从而对于集成电路加工的精度要求变得越来越高。显而易见的是，当集成电路的尺寸较大——比如门电路的线宽尺寸为几十微米时，加工时出现几十纳米的加工误差并不会对最终得到的门电路工作性能产生显著影响；而当门电路的线宽尺寸缩小到几微米或几百纳米时，几十纳米的加工误差就可能会对最终的电路性能产生致命的影响。

在集成电路加工制造领域，加工误差的高低是衡量晶圆(wafer)加工和生产工艺的一项重要指标，较高的加工误差会严重降低晶圆生产线的良品率和最终加工得到的集成电路的工作性能，因此加工工艺的精度控制一直是各wafer加工制造厂商着力研究的一项课题，而精度控制的前提和基础则首先在于对wafer加工尺寸的精确测量——即，使用不标准的标尺对待测目标进行测量，则所得到的测量结果是不具备任何参考价值的。

目前普遍采用的确保尺寸测量准确性的方法是通过度量衡校准晶圆对wafer加工过程中的各个测量环节进行校准，度量衡校准晶圆的工作原理在于：在对wafer加工得到的尺寸进行测量前，先对具有标准尺寸的度量衡校准晶圆进行测量，这样尺寸测量设备就能够首先对自身的度量衡进行标准化从而消除自身存在的系统误差，然后利用所述标准化后的尺寸测量设备再对wafer加工得到的各相尺寸进行测量，就能够确保测量结果的准确性和可靠性，从而为进一步通过工艺升级或其他手段对加工误差进行控制和改进提供良好的基础。

目前广泛使用的度量衡校准晶圆，按照其所应用的测量场景的类型大致可以分为三类：用于关键尺寸(Critical Dimension，CD)测量过程的校准器、用于淀积薄膜厚度测量过程的校准器、以及用于凸台高度(Step Height，SH)测量过程的校准器。所述的各种度量衡校准晶圆，都是在标准尺寸的wafer上、通过优于其所要校准的wafer生产线的工艺标准和精度要求的精密仪器加工制造出来的。

由于wafer生产线的尺寸和要求各有不同，目前通常是针对每种测量要求，分别加工制造专门的校准晶圆；同时，wafer本身目前也存在多种尺寸，例如直径200毫米、300毫米或450毫米等，当前也是针对每种wafer尺寸，分别在相应的wafer上加工制造所述校准晶圆。上述两种情况互相组合，就会产生数量非常庞大的校准晶圆种类，比如：200毫米wafer的线宽测量过程中使用的校准晶圆，200毫米wafer的SiO₂薄膜厚度测量过程中使用的校准晶圆，300毫米wafer的凸台高度测量过程中使用的校准晶圆，甚至，还可以更进一步细分为200毫米wafer的50纳米凸台高度测量过程中使用的校准晶圆或200毫米wafer的100纳米凸台高度测量过程中使用的校准晶圆等等。

显然，随着集成电路加工工艺的日益复杂和多样化，现有这种为每个测量场景在对应的wafer尺寸上加工出相应的度量衡校准晶圆的方法将会导致校准晶圆数量的急剧膨胀，而校准晶圆本身都是需要使用更加精密的加工设备专门加工制造的，单个成本十分高昂，相应地这种专用校准晶圆的使用成本也就十分昂贵；此外，由于wfaer加工过程中需要频繁地对各步骤完成后得到的加工尺寸进行测量以确保其符合设定的工艺标准，因此对不同尺寸分别采用不同的校准晶圆进行校准就需要频繁地更换校准器，不仅费时费力，还容易出现误操作。

发明内容

本发明实施例提供一种度量衡校准晶圆，能够支持利用单片wafer对多种测量场景下的多个尺寸进行测量校准。

为达到上述目的，本发明的技术方案具体是这样实现的：

一种度量衡校准晶圆，包括晶圆本体，所述晶圆本体上排列有若干校准单元，每个校准单元具有一矩形区域、以及分布于该矩形区域四角处并用于定位该矩形区域的定位区域；

每个矩形区域内，具有平行于其设定方向的两个相邻第一校准槽，两个相邻第一校准槽的深度和宽度均相同，所述深度用以在台阶高度的测量场景下进行测量校准；两个相邻第一校准槽之间的间距以及任一第一校准槽的宽度，用以在关键尺寸的测量场景下进行测量校准；所述设定方向为该矩形区域的长边方向或宽边方向。

所述校准单元，进一步在每个矩形区域内，具有垂直于其设定方向的两个相邻第二校准槽；且两个相邻第二校准槽与两个相邻第一校准槽的深度和宽度均相同，且两个相邻第二校准槽之间的间距与两个相邻第一校准槽之间的间距也相同。