[发明专利]构造浮栅的方法

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，特别涉及构造浮栅的方法。

背景技术

自对准工艺(Self-aligned-Process，SAP)由于可以实现浮栅(FloatingGate，FG)与浅沟槽隔离(Shallow Trench Isolation，STI)之间良好的自对准性能，因此被广泛应用于闪存(flash memory)的存储单元制造过程中。

图1示出了现有技术的一种分离栅级(Split-Gate)存储器的数据存储单元(bit-cell)的制造过程中，晶圆典型结构剖面的变化示意图。初始晶圆为硅基底，其上表面沉积的氧化硅薄膜，在氧化硅薄膜上再沉积一层氮化硅薄膜。通过STI蚀刻(STI-ET)-过程在晶圆上定义出浅沟槽图形，取晶圆中具有典型结构单元的片段剖面如图1中的1A所示。该剖面包括硅基底101、氧化硅薄膜102和氮化硅薄膜103，硅基底101上具有浅沟槽结构。

对氮化硅薄膜103进行水平方向消退处理，使浅沟槽上口宽度增大，然后对晶圆进行STI沉积(STI-DEP)处理，实际就是在所述浅沟槽中沉积氧化硅，再经过STI平坦化(STI-CMP)过程处理后得到如1B所示剖面。接着进行移除氮化硅的处理，得到如1C所示剖面。氮化硅原先所在的位置形成了空位。然后用氢氟酸(HF)为主要成份的酸性溶液对晶圆表面进行预清洗，在晶圆表面生长栅氧层，再进行FG沉积过程，在所述空位处沉积多晶硅105，得到如1D所示剖面。再进行FG平坦化(FG-CMP)处理过程，当填充氧化硅104露出表面则停止FG-CMP。通过FG-CMP处理使填充在不同空位中的多晶硅彼此分离而形成FG 105，得到如1E所示剖面。然后进行针对多晶硅的选择性蚀刻(FG-Etch Back)过程，使得剩余多晶硅的厚度减少到目标厚度；以及使填充在STI中的填充氧化硅104消退，以便获得控制栅极(Control Gate，CG)与FG之间一定的耦合率(Couple Ratio)，得到薄层多晶硅形成的FG 105，剖面如图2中的1F所示。

随着器件关键尺度的不断减小，相邻FG之间的间隔越来越小，对于FG形状的控制要求变得越来越苛刻。如果FG之间的间隔太小，控制栅极(Control Gate，CG)和FG之间的耦合率(Couple Ratio)也会-比较小，这样在记录电位状态时需要采用更大的电流来补偿电位状态的有效性。更糟糕的情况是，FG之间间隔太小可能会引起相邻FG之间的短路，而造成器件失效。

发明内容

有鉴于此，本发明的目的在于，提出一种构造浮栅的方法，可以使相邻浮栅之间保持足够的间隔，避免由于间隔太小而造成的种种问题。

本发明实施例提出一种构造浮栅的方法，包括如下步骤：

A、在晶圆的硅基底上表面依次沉积氧化硅薄膜和氮化硅薄膜；

B、通过浅沟槽STI光刻和氮化硅蚀刻过程在晶圆上定义出浅沟槽图形；

C、在所述浅沟槽中沉积氧化硅后，对晶圆上表面进行第一次平坦化处理；

D、进行移除氮化硅的处理，在氮化硅原先所在的位置形成了空位；

E、用氢氟酸为主要成份的酸性溶液对晶圆表面进行预清洗，在晶圆表面生长栅氧层，再在所述空位处沉积多晶硅；

F、对所述晶圆上表面进行第二次平坦化处理，使填充在不同空位中的多晶硅彼此分离而形成浮栅；

在所述步骤D和步骤E之间，进一步包括：

在所述氧化硅的侧壁形成保护性间隙壁，所述保护性间隙壁与氢氟酸的反应速率小于氧化硅与氢氟酸的反应速率。

所述在所述氧化硅的侧壁形成保护性间隙壁的步骤包括：

采用低压热沉积方法在晶圆表面沉积一层氮化硅或氮氧化硅薄膜；

采用干蚀刻的方法对所述氮化硅或氮氧化硅薄膜进行垂直方向的干性蚀刻，当硅基底表面以及填充氧化硅的上表面的氮化硅或氮氧化硅薄膜消耗完毕则停止该蚀刻反应。

所述氮化硅或氮氧化硅薄膜的厚度为70埃至100埃。

所述保护性间隙壁的厚度约为50埃±10埃。

所述步骤F之后，进一步包括：针对多晶硅的选择性蚀刻过程，以及使浮栅之间填充在浅沟槽中的填充氧化硅消退，并去除所述保护性间隙壁。

从以上技术方案可以看出，在移除氮化硅之后，构造填充在STI中的氧化硅侧壁上的间隙壁，该间隙壁相当于保护层，可以阻止预清洗步骤中酸性溶液对氧化硅的腐蚀，从而使最终得到的相邻浮栅之间具有足够的间隔，从而避免由于浮栅间隔过小带来的种种问题。

附图说明