[发明专利]晶圆级芯片尺寸封装结构及其制造方法

说明书

技术领域

本发明涉及半导体器件制造领域，尤其涉及晶圆级芯片尺寸封装结构及其制造方法。

背景技术

晶圆级芯片尺寸封装(WLCSP，Wafer Level Chip Size Packaging)技术是对整个晶圆进行封装测试后再切割得到单个芯片的技术。通常，所述晶圆级芯片尺寸封装是把半导体芯片上外围排列的焊盘(Pad)通过再分布过程分布成面阵列的大量焊球，或称所述焊球为焊接凸点。

由于经晶圆级芯片尺寸封装后的芯片尺寸达到了高度微型化，芯片成本随芯片尺寸的减小和晶圆尺寸的增大而显著降低，所以，经晶圆级芯片尺寸封装是当前封装领域的热点和未来发展的趋势。

图1A至图1F为现有的晶圆级芯片尺寸封装结构的制造方法的各步骤的示意图。现有技术中，晶圆级芯片尺寸封装结构的制造方法包括：

步骤1：提供晶圆；

如图1A所示，所述晶圆包括：衬底100、位于衬底100上的焊盘102、以及部分覆盖所述焊盘102的衬底钝化层104，在所述焊盘102上所述衬底钝化层104具有衬底钝化层通孔104a，以露出部分所述焊盘102；其中所述衬底100的材料为硅，所述焊盘的材料为铝；

步骤2：对所述晶圆进行预处理；

步骤3：在所述晶圆上进行第一钝化层106的光制程；

所述第一钝化层106可以是聚酰亚胺(PI)、聚对苯撑苯并双恶唑(PBO)或光敏苯并环丁烯，所述光制程如可以是黄光制程；

步骤4：刻蚀所述第一钝化层106以形成第一钝化层通孔106a，以露出部分所述焊盘102，并对所述第一钝化层106进行固化和清除浮渣工艺，参照图1B所示；

步骤5：进行重布线层108的光制程；

所述重布线层108的材料为铜(Cu)，所述重布线层108在所述第一钝化层通孔106a处与所述焊盘102电性连接；

步骤6：形成并刻蚀所述重布线层108，以形成所需图形，参照图1C所示；

步骤7：在所述晶圆上进行第二钝化层110的光制程；

所述第二钝化层110可以是聚酰亚胺(PI)、聚对苯撑苯并双恶唑(PBO)或光敏苯并环丁烯，所述光制程如可以是黄光制程；

步骤8：刻蚀所述第二钝化层110，以形成第二钝化层通孔110a，并对所述第二钝化层110进行固化和清除浮渣，参照图1D所示；

步骤9：进行球下金属层112的光制程；

所述球下金属层112的材料为镍，所述球下金属层112在所述第二钝化层通孔110a处与所述重布线层108电性连接；

步骤10：形成并刻蚀所述球下金属层112，以形成所需图形，参照图1E所示；

步骤11：在所述球下金属层112上植入焊球114，参照图1F所示；

步骤12：对所述晶圆进行产品出货前的品质检验(OQC)。

现有的晶圆级芯片尺寸封装结构复杂，生产周期长，现有的晶圆级芯片尺寸封装结构的制造方法步骤繁冗，成本较高，生产周期长，不利于简化制程和芯片的降低成本。

发明内容

为了解决现有技术中晶圆级芯片尺寸封装结构复杂，生产周期长，现有的晶圆级芯片尺寸封装结构的制造方法步骤繁冗，成本较高，生产周期长，不利于简化制程和芯片的降低成本等问题，本发明提供一种晶圆级芯片尺寸封装结构的制造方法和晶圆级芯片尺寸封装结构。

根据本发明的一个方面，本发明提供一种晶圆级芯片尺寸封装结构的制造方法，包括：

提供晶圆，所述晶圆上具有焊盘；

在所述晶圆上进行重布线层的光制程；

形成并刻蚀所述重布线层，以形成所需图形，所述重布线层和所述焊盘电性连接；

在所述晶圆上进行第二钝化层的光制程；

刻蚀所述第二钝化层，以形成第二钝化层通孔，以露出所述重布线层，并对所述第二钝化层进行固化和清除浮渣；

在所述第二钝化层通孔处植入焊球，所述焊球和所述重布线层电性连接；

对所述晶圆进行产品出货前的品质检验。

优选的，所述晶圆包括：衬底、位于衬底上的焊盘、以及部分覆盖所述焊盘的衬底钝化层，所述衬底钝化层具有露出部分所述焊盘的衬底钝化层通孔。

优选的，所述重布线层的材料为铜，所述重布线层在所述衬底钝化层通孔处与所述焊盘电性连接。

优选的，所述重布线层的厚度大于等于8微米。

优选的，形成所述重布线层采用电镀的方式。

优选的，所述第二钝化层的材料是聚酰亚胺、聚对苯撑苯并双恶唑或光敏苯并环丁烯。