[发明专利]处理沟槽及形成UMOS晶体管的方法无效
| 申请号： | 200910195220.3 | 申请日： | 2009-09-04 |
| 公开（公告）号： | CN102013395A | 公开（公告）日： | 2011-04-13 |
| 发明（设计）人： | 湛兴龙;刘喻;韩永召;陈建利;蔡信裕 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/302 | 分类号： | H01L21/302;H01L21/306;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 处理 沟槽 形成 umos 晶体管 方法 | ||
1.一种处理沟槽的方法，在半导体衬底内形成沟槽，其特征在于，还包括：对所述沟槽进行软刻蚀。
2.根据权利要求1所述介质层的形成方法，其特征在于，所述软刻蚀气体包括氧气、四氟化碳。
3.根据权利要求2所述软刻蚀的方法，其特征在于，所述氧气流量为80～130sccm；四氟化碳流量为150～230sccm；功率为350～460W；所述软刻蚀时压强为50～70Pa。
4.根据权利要求1所述介质层的形成方法，其特征在于，还包括在所述沟槽内形成及去除牺牲氧化层步骤。
5.一种UMOS晶体管的形成方法，包括：
提供基底，所述基底包括半导体衬底，位于半导体衬底上的外延层，所述半导体衬底与所述外延层具有相同导电类型，所述外延层内形成有掺杂阱，所述掺杂阱的导电类型与外延层的导电类型相反；
在所述基底内形成沟槽，所述沟槽位于外延层内，深度大于所述掺杂阱；对所述沟槽进行软刻蚀。
6.根据权利要求5所述UMOS晶体管的形成方法，其特征在于，所述软刻蚀气体包括氧气、四氟化碳。
7.根据权利要求6所述UMOS晶体管的形成方法，其特征在于，所述氧气流量为80～130sccm；四氟化碳流量为150～230sccm；功率为350～460W；所述软刻蚀时压强为50～70Pa。
8.根据权利要求7所述UMOS晶体管的形成方法，其特征在于，还包括依次在所述沟槽内形成及去除牺牲氧化层、以及进行栅介质层形成前的预清洗步骤。
9.根据权利要求8所述UMOS晶体管的形成方法，其特征在于，所述形成牺牲氧化层的方法为炉管热氧化工艺，所述牺牲氧化层的厚度为
所述去除牺牲氧化层的方法为湿法刻蚀工艺。
10.根据权利要求9所述UMOS晶体管的形成方法，其特征在于，还包括在所述沟槽内形成栅介质层步骤。
11.根据权利要求10所述UMOS晶体管的形成方法，其特征在于，所述形成栅介质层的方法为炉管热氧化工艺，所述栅介质层的厚度为
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910195220.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
