[发明专利]相变存储器、存储器单元的隔离结构以及制造方法

说明书

技术领域

本发明涉及半导体存储器，特别涉及相变存储器、存储器单元的隔离结构以及制造方法。

背景技术

相变存储器作为一种新兴的不挥发存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器FLASH都具有较大的优越性，成为目前不挥发存储技术研究的焦点。相变存储技术的不断进步使之成为未来不挥发存储技术市场主流产品最有力的竞争者之一。

在相变存储器(PCRAM，Phase change RAM)中，其中记录了数据的相变层可以通过下电极对之进行热处理而改变存储器的值。所述构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。相变存储器的下电极可以是多晶硅、金属或诸如金属氮化物的金属化合物。

随着相变存储器的集成度提高，存储器单元阵列的尺寸日益微缩，需要通过隔离结构消除相邻存储器单元之间的串扰。现有的相变存储器单元的隔离结构为双沟槽隔离，图1以及图2从两个正交的剖面揭示了其具体结构。

所述双沟槽隔离结构包括隔离相邻字线101(字线隔离)的深沟槽300以及隔离同一字线上相邻相变存储器单元102(单元隔离)的浅沟槽301；所述深沟槽300以及浅沟槽301相互正交，并围绕相变存储器单元102的选通二极管110形成；所述选通二极管110一端与下电极(图中未示出)相连，另一端与字线101相连。通过深度不同相互正交的两个沟槽填充绝缘材质，形成了用于相变存储器单元阵列的沟槽隔离。

上述技术存在如下问题：由于作为单元隔离的浅沟槽301深度较浅、顶部宽度较小，且在同一字线上相邻存储器单元的距离最短，因此在浅沟槽301的顶部界面处(图2中虚线圈所标记位置)，相邻存储器单元102之间容易形成漏电流、造成串扰，进一步使得存储器单元102可能绕过选通二极管110，而被邻近存储器单元的漏电流所选通。因此需要提供一种新型的存储器单元的隔离结构，解决在同一字线上相邻存储器单元的单元隔离效果欠佳而导致的漏电流问题。

发明内容

本发明解决的问题是提供一种相变存储器及其存储器单元的隔离结构，消除同一字线上相邻存储器单元之间的漏电流。

本发明提供的一种相变存储器，包括：

半导体衬底；位于半导体衬底上的字线；与字线连接的相变存储器单元；

隔离沟槽，邻接并隔离所述字线；

隔离晶体管，邻接并隔离同一字线上相邻相变存储器单元。

作为可选方案，所述隔离沟槽的底部位于半导体衬底上，所述隔离晶体管的底部位于字线上。

作为可选方案，所述相变存储器单元的选通二极管与字线连接；所述隔离晶体管形成于所述选通二极管之间。

作为可选方案，所述隔离晶体管包括栅极以及栅极底部的沟道区，所述沟道区邻接并隔离选通二极管，掺杂类型与字线相反；所述隔离晶体管的栅极外加反向偏置电压。

作为可选方案，所述相变存储器单元的选通二极管为肖特基二极管，且肖特基二极管的阴极半导体层与字线电连接，掺杂类型相同。

作为可选方案，所述字线的掺杂类型为N型，所述沟道区的掺杂类型为P型。

本发明所提供的一种存储器单元的隔离结构，包括：

字线隔离，所述字线隔离包括隔离沟槽，邻接并隔离存储器的字线；

单元隔离，所述单元隔离包括场效应晶体管，邻接并隔离同一字线上相邻的存储器单元；

所述字线隔离以及单元隔离，相互正交并围绕存储器单元的选通管形成。

作为可选方案，所述字线隔离的底部低于字线，所述单元隔离的底部低于所述存储器单元的选通管。

作为可选方案，所述场效应晶体管为常关状态。

作为可选方案，所述场效应晶体管的栅极外加反向偏置电压。

本发明所述的相变存储器单元的隔离结构制造方法，其特征在于，包括：

提供半导体衬底，在半导体衬底上形成字线；

在字线上形成阴极半导体层；

刻蚀所述阴极半导体层、字线，形成隔离沟槽，所述隔离沟槽的底部位于半导体衬底上；

在阴极半导体层上的预定区域内离子注入形成沟道区，所述沟道区的底部位于字线上，掺杂类型与字线相反；

在沟道区的表面形成栅极，阴极半导体层的表面形成阳极金属层。

作为可选方案，所述字线为单晶硅或多晶硅，掺杂类型为N型，采用化学气相沉积形成。