[发明专利]一种低介电常数绝缘薄膜及其制备方法

说明书

技术领域

本发明属于集成电路材料技术领域，具体涉及一种低介电常数绝缘介质SiCONF薄膜 及其制备方法，该薄膜可用于集成电路制造中。

背景技术

随着集成电路的不断发展，金属布线层间距及线间距的减小，电路的互连寄生电容随 集成电路集成度的提高和特征尺寸的减小而迅速增大。互连延迟(RC delay)也因互连寄 生电容的迅速增大而增大，限制了集成电路的运算速度与噪声容限，同时引起电路动态功 耗的增大。在超大规模集成电路中，用低介电常数(低k)薄膜代替传统的SiO₂(k＝4.0) 作为绝缘介质薄膜可以有效地减少互连寄生电容，从而使电路互连延迟降低。因此许多研 究人员一直在探索一些低介电常数的薄膜。目前国内外研究较多的低介电常数薄膜有含氟 氧化硅(SiOF)[1]、含有机物氧化硅(SiCOH)[2]以及一些有机聚合物[3]等，但是这些 产品或存在生产方法复杂、成本偏高的问题，或存在电学、热学、力学性能无法满足集成 电路工艺的需求等问题。本发明的目的是采用与集成电路工艺相兼容的技术，制备一种低 介电常数的绝缘介质薄膜。参考文献：

[1]B.D.Hatton，K.Landskron，W.J.Hunks，M.R.Bennett，D.Shukaris，D.D.Perovic， G.A.Ozin，Materials chemistry for low-k materials.9(13)，22-31(2006).

[2]M.R.Baklanov，K.Meax，Porous low dielectric constant materials for microelectronics. Phil.Trans.R.Soc.A(2006)364，201-215(2005).

[3]K.Maex，M.R.Baklanov，D.Shamiryan，F.lacopi，S.H.Brongersma，Z.S. Yanovitskaya，Low dielectric constant materials for microelectronics.Journal of Applied Physics.，93(11)，8793-8841(2003).

发明内容

本发明的目的是提出一种用于超大规模集成电路的电学和力学性能良好、制备方法简 单的低介电常数绝缘介质薄膜。

本发明的另一目的是提供上述产品的制备方法。

本发明提出的低介电常数绝缘介质薄膜为SiCONF薄膜，该薄膜的主要成分是硅(Si)、 碳(C)、氧(O)、氮(N)、氟(F)，薄膜厚度为20～500nm，薄膜中Si原子的含量是20～30％， C原子的含量是2～20％，O原子的含量是40～60％，N原子的含量是2～10％，F原子的含 量是5～10％，总量是100％。与SiO₂绝缘介质相比，F原子与C原子的掺入有效地降低了 薄膜的介电常数；同时，薄膜中N原子的存在使得薄膜的抗漏电性能和机械性能得到显著 提高。因此，SiCONF薄膜不仅介电常数低，而且电击穿强度高，漏电足够低，机械强度 好。

本发明可用等离子体化学气相淀积(PECVD)方法制备上述低介电常数绝缘介质 SiCONF薄膜。在化学气相淀积设备中增加等离子发生装置均可作为本发明方法的装置。 本发明中可以用等离子体增强化学气相淀积设备产生等离子，现有的等离子射频激励源频 率范围均可使用。本发明的等离子射频激励源频率是13.56MHz，功率是1500～2000W，淀 积温度为150～400℃，等离子反应腔气压为60～80Pa，淀积所用的原料是硅烷(SiH₄)、一 氧化二氮(N₂O)、六氟化二碳(C₂F₆)，其中SiH₄的流量是100～200sccm，N₂O的流量是 50～200sccm，C₂F₆的流量是300～900sccm。

随着超大规模集成电路的发展，互连延迟的增大，本发明的低介电常数薄膜特别适用 于超大规模集成电路生产中替代传统的SiO₂薄膜，可以十分有效地减小互连寄生电容。

本发明的低介电常数SiCONF薄膜具有以下优点：

1)介电常数低，可以降到2.6左右；