[发明专利]一种采用失调电压消除技术的差分时域比较器电路

说明书

技术领域

本发明属于逐次逼近模数转换器技术领域，涉及一种可用于差分时域比较 器电路的失调电压消除技术。

背景技术

模数转换器是混合信号系统中的重要组成部分，有多种结构类型。逐次逼 近模数转换器由于具有低的功耗和小的芯片面积，在若干对模数转换器速度要 求不高的领域中得到广泛应用，例如，微控制器的接口电路、便携式设备以及 植入式生物传感器等等。

现有技术公开的逐次逼近模数转换器由一个数模转换器、一个比较器和一 些数字逻辑电路组成。其精度是由数模转换器的精度和比较器的精度来决定的。 比较器的精度则受限于它的直流失调电压。

集成电路加工过程中每一道工序的不确定性会导致设计上完全相同的器件 在制造时会存在一定的差异，称为失配。失配会引起比较器的直流失调，而直 流失调会限制比较器的精度。因此，在高精度的逐次逼近模数转换器中，需要 采用电子学的方法来消除比较器的失调。目前，消除比较器的直流失调电压的 方法主要有以下两种电压存储技术，一种是输出失调存储技术，一种是输入失 调存储技术。前者是将差分输入为零时的差分比较器的输出结果存储在与比较 器输出端串联的电容上；后者是将比较器的直流失调存储在与比较器输入端串 联的电容上。由于差分时域比较器通过电压时间转换电路将输入差分信号转换 成两个脉冲信号，再根据这两个脉冲信号之间的相位关系来确定比较结果。也 就是说，当它的差分输入为零时，它的输出不是一个与失调成正比的电压，而 是两个脉冲信号，它们之间的相位差与比较器的失调成正比。因此，它的失调 不能采用上述两种方法来消除。可以采用数字修正技术来调整时域比较器中元 器件的值来减小时域比较器的失调，但是不能完全消除，因而会影响高精度逐 次逼近模数转换器的性能。

发明内容

本发明的主要目的在于克服现有技术的不足，提供一种可用于差分时域比 较器电路的失调电压消除技术，当其用于逐次逼近模数转换器时，可以降低电 路的功耗，消除比较器的直流失调对模数转换器性能的影响、提高模数转换器 的精度。

为了达到上述目的，本发明提供了下述技术方案：一种可用于差分时域比 较器电路的失调电压消除技术（如图1所示），其包括电荷泵及开关电路（1）、 绝对值比较电路（2）、带失调补偿管的差分电压时间转换电路（3）、鉴频鉴相 电路（4）、鉴相电路（5）和输出产生电路（6），其中：

所述电荷泵及开关电路（1）的Vinp输入端、Vinn输入端、vcom输入端分 别与外部的模拟输入信号Vinp、Vinn和vcom相连；其clk_offset输入端和 offset_enable输入端分别与外部的数字输入信号clk_offset和offset_enable相连； 其cp输入端和cn输入端分别与所述鉴频鉴相电路（4）的cp输出端和cn输出 端相连；其ctrl4输入端与所述绝对值比较电路（2）的ctrl4输出端相连；其Vin1 输出端、Vin2输出端、V_offp输出端、V_offn输出端和ctrl2输出端分别与所述 带失调补偿管的差分电压时间转换电路（3）的Vin1输入端、Vin2输入端、V_offp 输入端、V_offn输入端和ctrl2输入端相连；

所述绝对值比较电路（2）的Vinp输入端、Vinn输入端、Threshold输入端、 Clk_in输入端和offset_enable输入端分别与外部的模拟输入信号Vinp、Vinn、 Threshold、输入时钟信号Clk_in和数字输入信号offset_enable相连；其Clk输 出端与所述带失调补偿管的差分电压时间转换电路（3）的Clk输入端相连；同 时，其Clk输出端与所述鉴相电路（5）的Clk输入端相连；

所述带失调补偿管的差分电压时间转换电路（3）的D_p输出端、D_n输出 端和ctrl3输入端分别与所述鉴相电路（5）的D_p输入端、D_n输入端和ctrl3 输出端相连；同时，其D_p输出端和D_n输出端分别与所述鉴频鉴相电路（4） 的D_p输入端和D_n输入端相连；其Clkn信号输出端与所述输出产生电路（6） 的Clkn信号输入端相连；

所述鉴频鉴相电路（4）的offset_enable输入端与外部的数字输入信号 offset_enable相连。