[发明专利]介质层的减薄方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种介质层的减薄方法。

背景技术

CMOS图像传感器(CMOS Image sensor，CIS)是为克服电荷耦合器件(CCD)制造工艺复杂并且能耗较高的缺点而产生的，其应用CMOS制造技术，采用数量与半导体衬底中单位像素的数量对应的MOS晶体管。CIS由于采用CMOS技术，可以将像素单元阵列与外围电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。

在公开号为US2008/0265295A1的美国专利文献中可以发现一种现有图像传感器的制造工艺。如图1所示，CMOS图像传感器包括衬底100，位于衬底100内的光电有源区110、晶体管有源区120以及隔离光电有源区110和晶体管有源区120的浅沟道隔离区101；位于晶体管有源区表面的栅极区102、位于栅极区102两边的侧墙103；位于衬底100表面并覆盖栅极区102和侧墙103的层间介质层130；位于层间介质层130内的第一金属层105、第二金属层107和第三金属层109；连接第一金属层105与栅极区102的第一接触孔104，连接第一金属层105与第二金属层107的第二接触孔106，连接第二金属层107与第三金属层109的第三接触孔108；位于层间介质层130内并与第三金属层109电连接的电容，所述电容包括第一电极113、第二电极111以及位于第一电极113与第二电极111之间的电介质层112；连接第二电极111与第三金属层109的第四接触孔114。

众所周知，衡量CMOS图像传感器性能的一个参数是敏感度(Sensitivity)，所述敏感度与入射光到达光电有源区110的路程成反比例关系，换而言之，如果所述层间介质层130越薄，所述CMOS图像传感器敏感度越高。

发明内容

本发明解决的技术问题是进一步减薄层间介质层，提高CMOS图像传感器敏感度。

为解决上述问题，本发明提供一种介质层的减薄方法，包括：提供衬底；在所述衬底表面形成介质层；采用化学机械抛光工艺减薄介质层的第一厚度；采用等离子体刻蚀工艺减薄介质层的第二厚度，所述减薄第二厚度后的介质层均一性高于所述减薄第一厚度后的介质层。

优选的，所述衬底为多层基片、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片、图案化或未被图案化的基片。

优选的，所述介质层为金属前介质层或者是层间介质层。

优选的，所述介质层为单一覆层或者为多层堆叠结构。

优选的，所述第一厚度为介质层厚度的1/4至2/3。

优选的，所述化学机械抛光工艺减薄介质层的具体参数为：选用SiO₂抛光液，抛光液的PH值为10至11.5，抛光液的流量为120毫升每分钟至170毫升每分钟，抛光工艺中研磨垫的转速为65转每分钟至80转每分钟，研磨头的转速为55转每分钟至70转每分钟，抛光工艺的压力为200帕至350帕。

优选的，所述第二厚度为介质层厚度的1/4至2/3。

优选的，所述采用等离子体刻蚀工艺减薄介质层的具体参数为：刻蚀设备腔体压力为25毫托至80毫托，静电吸盘冷却气体气压为7托至15托，射频功率为300瓦至600瓦，C4F8流量为每分钟10标准立方厘米至每分钟30标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟200标准立方厘米至每分钟400标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟20标准立方厘米。

与现有技术相比，本发明具有以下优点：本发明通过采用化学机械抛光工艺减薄介质层的第一厚度，所述第一厚度为介质层厚度的1/4至2/3，然后采用等离子体刻蚀工艺减薄介质层的第二厚度，所述第二厚度为介质层厚度的1/4至2/3，使得减薄后的介质层均一性高于直接采用化学机械抛光工艺减薄的介质层，从而能够进一步减薄介质层的厚度，提高利用本发明制造的CMOS图像传感器的敏感度。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1是现有CMOS图像传感器的结构示意图；

图2是本发明提供的介质层的减薄方法的一实施例的流程示意图；

图3至图6为本发明提供的介质层的减薄方法的制造方法的一实施例的过程示意图。

具体实施方式