[发明专利]具有绝缘埋层的混合晶向应变硅衬底制备方法

说明书

【技术领域】

本发明涉及半导体制造领域，尤其涉及一种具有绝缘埋层的混合晶向应变硅衬底制备方法。

【背景技术】

在目前的半导体技术中，CMOS电路主要是制作在具有(100)晶面的硅衬底上，这是因为在(100)晶面上具有小的氧化物-界面电荷密度以及最高的电子迁移率。但是，空穴的迁移率在(100)晶片上仅仅约为相应电子迁移率的1/4-1/2，这就使得在(100)晶片上制备的pMOSFETs的驱动电流约为nMOSFETs的一半，虽然传统上使用更大的pMOSFETs可以来平衡nMOSFETs，实际上这增大了栅和寄生电容。有报道称在(100)衬底通过将沟道方向从<110>转移至<100>晶向可以改善pFET的性能，但是更多的工作主要是集中在改变表面晶向的努力上，比如采用(110)或者(111)衬底可以带来更多的空穴迁移率的提升。人们发现空穴迁移率在(110)晶片的<110>晶向上具有最大值，该值是空穴在(100)晶片上的迁移率的两倍以上。也就是说，相同尺寸的制备在(110)晶片上的pFET将比制备在(100)晶片上的pFET获得更大的驱动电流。但是，即使在不考虑沟道方向的情况下，该晶面方向完全不适用于制造nFET。

综上，(110)晶面是最适合用于制备pFET，因其具有最大的空穴迁移率，但是该晶向完全不适合于制备nFET。相反地，(100)晶向因其具有最大的电子迁移率而特别适合于制备nFET。从以上观点来看，有必要在具有不同晶向的衬底之上制备一种集成器件，以针对特定的器件提供最优的性能，此即为混合晶向技术。该技术基于衬底和沟道晶向的优化来提升载流子的迁移率从而达到提升器件性能的目的，即通过在(110)区域制备pFET在(100)区域制备nFET以实现器件性能的提升。

目前，混合晶向技术是制备在SOI衬底之上，该技术所制备的器件是SOI和体硅器件的混合，一部分有源区的下面有绝缘埋层，而另一些有源区的下面同衬底是联通的，这就给器件模型设计、版图设计以及寄生参数提取等带来很大的困难，并且使得制备工艺复杂。

【发明内容】

本发明所要解决的技术问题是，提供一种具有绝缘埋层的混合晶向应变硅衬底制备方法，能够保证所有的器件层的下方都有绝缘埋层，以实现器件层和衬底之间的介质隔离，并能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。

为了解决上述问题，本发明提供了一种具有绝缘埋层的混合晶向应变硅衬底制备方法，包括如下步骤：提供一半导体衬底，所述半导体衬底包括第一锗硅层与支撑衬底，所述第一锗硅层具有第一晶向，支撑衬底具有第二晶向；在第一锗硅层中形成生长窗口，所述生长窗口贯穿至下方的支撑衬底；在生长窗口侧壁的表面形成侧墙；在生长窗口中外延生长第二锗硅层，所述第二锗硅层与支撑衬底具有相同的第二晶向；抛光第一与第二锗硅层，使第一锗硅层与第二锗硅层的表面处于同一平面；注入氧离子至半导体衬底中并退火，以形成连续的绝缘埋层；在第一锗硅层表面生长具有第一晶向的第一应变硅层，并在第二锗硅层表面生长具有第二晶向的第二应变硅层。

作为可选的技术方案，所述半导体衬底中进一步包括隔离层，所述隔离层设置于支撑衬底与第一锗硅层之间。所述隔离层和侧墙的材料为非晶体；所述隔离层和侧墙的材料为绝缘材料。

作为可选的技术方案，所述隔离层和侧墙的厚度大于20nm，以确保实现降低晶格失配应力和实现电学隔离的技术效果。

作为可选的技术方案，在所述半导体衬底包括隔离层的情况下，在第二锗硅层的下方注入氧离子以形成绝缘埋层，氧离子的注入位置与隔离层的位置水平，以保证形成的绝缘埋层能够和隔离层连成一体。

作为可选的技术方案，所述第一锗硅层的厚度大于100nm，以保证后续步骤中能够满足抛光以及生长应变硅等工艺步骤中对第一锗硅层厚度的要求。

作为可选的技术方案，所述第一晶向为(100)晶向，第二晶向为(110)晶向，或者第一晶向为(110)晶向而第二晶向为(100)晶向。

作为可选的技术方案，所述方法进一步包括如下步骤：在第一应变硅层与第二应变硅层的界面处形成沟槽；在沟槽中填充非晶材料，以形成浅沟槽隔离结构。

本发明的优点在于，采用先外延锗硅层再注入氧离子的工艺，保证了所有的器件层的下方都有绝缘埋层，以实现器件层和衬底之间的介质隔离。并且应变硅层生长完毕后无需再进行抛光、外延以及键合等工艺，能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。