[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着半导体器件制作技术的飞速发展，集成电路制造工艺变得越来越复杂和精细。为了提高集成度、降低制造成本，元件的关键尺寸不断变小，芯片单位面积内的元件数量不断增加，平面布线已难以满足元件高密度分布的要求，只能采用多层布线技术，利用芯片的垂直空间，进一步提高器件的集成密度。

目前，半导体器件制造的后端工艺上，一般是在半导体器件上形成第一金属层，第一金属层与半导体器件之间通过金属栓塞(plug)相导通，再在第一金属层上形成第二金属层，第一金属层与第二金属层之间通过插塞(via)相导通，还可以在第二金属层上形成第三金属层并通过插塞相导通。每层金属层都包括层间介质层以及嵌在层间介质层中的金属导线。

金属导线，尤其是铜材质的金属导线的形成方法一般包括如下步骤：

参见图1a，提供半导体衬底；

如图所示，该半导体衬底10为形成了多个MOS管的硅衬底，硅衬底上还形成了与MOS管的有源区以及栅极连接的金属栓塞100，与此对应的，后续将形成与多个金属栓塞100导通的第一金属层。金属栓塞的材料优选钨。

当然，半导体衬底上还可以形成有金属层，与此对应的，后续将形成与该金属层导通的又一金属层。此处仅以第一金属层的形成过程为例。

参见图1b，在半导体衬底上形成层间介质层；

该层间介质层12的形成过程依次包括：在半导体衬底上形成阻挡层121，阻挡层的材料为掺碳的氮化硅(NDC)，阻挡层用于保持半导体衬底的稳定性；在阻挡层121上形成层间绝缘层122，层间绝缘层的材料为碳掺杂的氧化硅(Black Diamond，BD)，层间绝缘层是用于层间介质隔离的主要材料，它具有介电常数低、传输延迟小的优点；在层间绝缘层122上形成保护层123，保护层的材料为二氧化硅，以正硅酸乙脂(TEOS)为原料形成，保护层致密性好、能够对层间绝缘层起到保护作用。

参见图1c，在层间介质层上形成图案化的光刻胶；

在层间介质层12上旋涂光刻胶，软烘，使光线透过掩模版对光刻胶进行曝光，显影后形成图案化的光刻胶13。

参见图1d，以图案化的光刻胶为掩模，刻蚀层间介质层至出露半导体衬底，形成金属沟槽。

首先，以图案化的光刻胶13为掩模，刻蚀保护层，形成图案化的保护层；其次，再以图案化的光刻胶为掩模，刻蚀层间绝缘层，形成图案化的层间绝缘层，该刻蚀以阻挡层为终点；最后，再继续刻蚀阻挡层，出露半导体衬底，形成金属沟槽14，金属沟槽14出露需要被电连接的金属栓塞100，之后可以进行去除剩余光刻胶的工艺。

参见图1e，在金属沟槽中填充金属，形成金属导线，多个金属导线即构成所述的第一金属层。

可以先在金属沟槽14内形成Ta或者TaN缓冲层，然后再填充金属。金属铜由于具有高熔点、低电阻系数，已被广泛地应用于金属互连线路架构中，尤其在130纳米及更先进的技术中成为最主要的互连金属材料。之后再进行CMP工艺，采用化学机械研磨的方式对高出金属沟槽的金属进行平坦化并去除层间介质层上的金属，CPM工艺以层间介质层为研磨终点，形成金属导线15。

为了确保后续形成的芯片的电性能，需要对金属导线进行电学性质量测，其中一项是相邻金属导线之间的电绝缘性能测试，方法是在相邻两个金属导线之间加上一定电压，例如40V的直流电，测量该两个金属导线之间的电流是否超过一定限额，如果超过，说明这两个金属导线之间的漏电流较大，金属导线的形成工艺不符合要求，必须进行改良。随着半导体元件的微型化发展，金属导线之间的距离越来越小，金属导线之间的漏电流问题越来越突出。

发明内容

本发明所要解决的技术问题是对半导体制造工艺中金属导线的形成方法进行改良，克服现有技术中，随着半导体元件尺寸的减小，金属导线之间的漏电流现象严重的不足。

本发明所采用的技术方案是：一种半导体器件的形成方法，包括如下步骤：提供半导体衬底；直接在半导体衬底上形成层间绝缘层，在层间绝缘层上形成保护层；在保护层上形成图案化的光刻胶；以图案化的光刻胶为掩模刻蚀保护层和层间绝缘层，出露半导体衬底，形成金属沟槽；在金属沟槽内填充金属，形成金属导线。

优选的，形成层间绝缘层之后、形成保护层之前，还包括用氨气处理层间绝缘层形成粘连层的步骤。