[发明专利]共享存储单元的分栅式闪存

说明书

技术领域

本发明涉及半导体设计制造领域，且特别涉及一种共享存储单元的分栅式闪存。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。

一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积也会增加，因此如何在提高芯片性能的同时进一步减小芯片的尺寸是亟需解决的问题。

发明内容

本发明提出一种共享存储单元的分栅式闪存，实现单字节存储面积缩小的同时，也可以避免过擦除的问题。

为了达到上述目的，本发明提出一种共享存储单元的分栅式闪存，包括：

半导体衬底，其上具有间隔设置的源极区域和漏极区域；

沟道区，位于所述源极区域和漏极区域之间；

存储单元，位于所述沟道区上方；

字线，位于所述存储单元上方；

第一选择栅和第二选择栅，分别位于所述字线和存储单元两侧，

其中，所述存储单元包括第一存储部分和第二存储部分，所述第一存储部分邻近第一选择栅，所述第二存储部分邻近第二选择栅，所述存储单元为氮化硅存储单元。

进一步的，分别对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加第一存储部分读取电压，实现第一存储部分读取。

进一步的，对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加的第一存储部分读取电压分别为2.5V、2V、4V、0V和1V，实现第一存储部分读取。

进一步的，分别对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加第二存储部分读取电压，实现第二存储部分读取。

进一步的，对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加的第二存储部分读取电压分别为2.5V、4V、2V、1V和0V，实现第二存储部分读取。

进一步的，分别对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加第一存储部分编程电压，实现第一存储部分编程。

进一步的，对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加的第一存储部分编程电压分别为8V、1.4V、5V、0V和4V，实现第一存储部分编程。

进一步的，分别对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加第二存储部分编程电压，实现第二存储部分编程。

进一步的，对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加的第二存储部分编程电压分别为8V、5V、1.4V、4V和0V，实现第二存储部分编程。

进一步的，分别对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加存存储单元擦除电压，实现第一存储部分和第二存储部分擦除。

进一步的，对所述字线、所述第一选择栅、所述第二选择栅、所述源极区域和所述漏极区域施加的存存储单元擦除电压分别为-5V、F、F、F和F，实现第一存储部分和第二存储部分擦除。

本发明提出的共享存储单元的分栅式闪存，由于其共用双选择栅的结构可以实现对氮化硅存储单元局部进行存储，从而实现了单氮化硅器件多字节存储的功能，在实现单字节存储面积缩小的同时保持分栅式闪存不存在过擦除的优点。

附图说明

图1所示为本发明较佳实施例的共享存储单元的分栅式闪存结构示意图。