[发明专利]一种选择性淀积铜互连扩散阻挡层的方法

说明书

技术领域

本发明属于大规模集成电路技术领域，涉及一种淀积扩散阻挡层技术，尤其涉及一种选择性淀积铜互连扩散阻挡层的方法。

背景技术

随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸越来越小，集成度越来越高，超大规模集成电路中设计的金属导线变细使得金属电阻增大，产生的热量增多，从而产生了严重的电迁移现象，同时由于线间电容和金属电阻增大引起的延迟(RCDelay)也不断恶化，这些都大大影响了半导体芯片的性能。

与传统的铝相比，铜有以下优点：第一，铜的电阻率更小(Cu：1.7μΩ/cm，Al：3μΩ/cm)。第二，铜互连线的寄生电容比铝互连线小。第三，铜互连线的电阻小，使得铜互连线上功耗比铝互连小。第四，铜的抗电迁移率比铝好(Cu＜10⁷A/cm2，Al＜10⁶A/cm2)，不会因为电迁移产生连线空洞，从而提高了器件可靠性。因此，采用铜互连的器件能满足高频、高集成度、大功率、大容量、使用寿命长的要求，传统的铝互连工艺也逐渐被铜互连工艺所取代。

但是铜是一种重金属，在高温和加电场的情况下，可以在半导体硅片和二氧化硅中快速扩散，引起器件可靠性方面的问题，所以，在铜布线层和介质隔离层之间须加上防止铜扩散的扩散阻挡层材料，如Ta、TaN等来实现防止铜扩散的目的。

目前比较成熟的工艺是采用物理气相淀积(PVD)或者原子层淀积(ALD)的方法来制备扩散阻挡层。可是传统的PVD或者ALD技术淀积扩散阻挡层的时候，在衬底表面上的生长都是无选择性的，即在衬底所有暴露的表面上都生长一层扩散阻挡层薄膜。随着集成电路技术节点走向45nm以下工艺时，后端互连技术中通孔的尺寸变的越来越小，在通孔底部生长的扩散阻挡层跟铜导线和铜通孔的两个界面，以及扩散阻挡层本身在整个通孔的电阻中占了很大的比例，因此接触电阻和互连电阻会因此上升，提高了电路的RC互连延迟。若在铜互连结构中没有扩散阻挡层或者有选择性的淀积扩散阻挡层，就可以有效控制器件中的互连电阻，大大提高半导体芯片性能。

发明内容

本发明的目的在于提供一种半导体芯片的集成方法，以改善扩散阻挡层造成的互连电阻大的缺点，提升半导体芯片的性能，有利于超大规模集成电路的发展。

本发明提出的半导体芯片的集成方法，是一种选择性淀积铜互连扩散阻挡层的方法，具体步骤如下：

提供一个互连结构的某一层布线已经完成的集成电路衬底；

在所述衬底上依次淀积一层低介电常数介质层和一层刻蚀阻挡层；

在低介电常数介质层和刻蚀阻挡层中开出一个开口，该开口的位置需与所提供衬底的互连线沟槽的位置相符；

在暴露的铜表面吸附一层有机基团，用于防止原子层淀积前驱体在其上面吸附；

淀积扩散阻挡层；

去除有机基团并淀积籽晶铜；

电化学镀铜；

化学机械抛光。

上述方法中，所述的刻蚀阻挡层材料可以是氮化硅或其他刻蚀阻挡层材料。所述的有机基团可以是ODTS Octadecyltrichlorosilane C₁₈H₃₇Cl₃Si或PMMA poly(methyl2-methylpropenoate)C₅O₂H8。

通过本发明中的步骤可以实现扩散阻挡层在铜互连通孔底部以外的地方淀积扩散阻挡层，这就去除了铜通孔中不必要的扩散阻挡层，降低通孔中的接触电阻并降低这个系统的电阻，从而改善整个电路的RC延迟。

附图说明

图1为提供的一个集成电路衬底。

图2为在提供的衬底上依次形成低介电常数界面层、刻蚀阻挡层和光阻层。

图3为光刻后刻蚀部分光阻层、刻蚀阻挡层和低介电常数界面层。

图4为去除上述光阻层后淀积形成新的光阻层。

图5为光刻后刻蚀部分新的光阻层和低介电常数界面层。

图6为去除新的光阻层并在暴露的铜表面吸附一层有机基团。

图7为淀积扩散阻挡层。

图8为去除有机基团并淀积籽晶铜和电化学镀铜。

图9为将铜进行化学机械抛光。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细的说明：

步骤1：请参照图1，提供一个互连结构的某一层布线已经完成的集成电路衬底，材料100为铜，材料101a和101b为低介电常数介质，材料102a和102b为氮化硅或其它刻蚀阻挡层材料。