[发明专利]具有共源结构的MOS晶体管及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种具有共源结构的MOS晶体管及其制造方法。

背景技术

随着集成电路集成度的不断提高，器件尺寸逐步按比例缩小，目前特征尺寸已达到32nm量级。金属氧化物半导体场效应管(MOS晶体管)是最常见的半导体器件，是构成各种电路的基本单元。MOS晶体管基本结构包括三个主要区域：源极(source)、漏极(drain)和栅电极(gate)。其中源极和漏极是由高掺杂区域构成，根据器件类型不同，可分为n型掺杂(NMOS)和p型掺杂(PMOS)。

在器件按比例缩小的过程中，漏极电压并不随之减小，这就导致源漏极间的沟道区电场的增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于动能很大而被称为热电子，从而引起热电子效应(hot electron effect)。该效应属于器件的小尺寸效应，会引起热电子向栅极介质层注入，形成栅电极电流和衬底电流，影响器件和电路的可靠性。

为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等；其中研究得较多且实用价值较大的一种是轻掺杂漏(lightly doped drain：LDD)结构。轻掺杂漏的作用是降低电场，可以显著改进热电子效应。

尽管LDD结构对热电子效应有显著的改善作用，但也存在一些缺点。比如LDD结构的掺杂浓度较低，导致源/漏极之间的电阻增大，使饱和电流降低，进而引起器件反应速度的下降。另外，LDD结构还使MOS晶体管的制造工艺更为复杂。

在集成电路中，两个共源的MOS晶体管是一种较为常见的器件结构，通常情况下，LDD结构在源/漏极都存在。现有技术中，具有共源结构的MOS晶体管的制造主要包括以下流程(如图1～图5所示)：参照图1，首先在半导体衬底100上依次形成栅极介质层110和栅电极120；参照图2，进行LDD离子注入，形成共源区130和漏区140a、140b，并通过退火工艺使注入离子在所述半导体衬底100内扩散；参照图3，在所述栅电极120两侧形成侧墙150；参照图4，进行源/漏极注入，形成如图5所示的器件结构。在以上工艺中，LDD结构同时形成于共源区130和漏区140a、140b，而且由于退火作用，LDD结构中的离子会发生扩散，使得有效的沟道长度远小于栅电极120的物理宽度，容易造成短沟道效应。

公开号为20080132014的美国专利申请提出了一种降低共源区电阻的方法，通过不同区域不同浓度的掺杂来实现。这需要增加多道光刻和注入工序，对工艺过程和参数要作较大调整，对实际生产会造成一定影响。

为提高具有共源结构的MOS晶体管的性能，需要开发一种新的制造方法，在不增加工艺复杂性的情况下，减轻或消除LDD结构引起的不良影响。

发明内容

本发明所解决的问题是提供一种具有共源结构的MOS晶体管及其制造方法，减少LDD结构带来的不良影响，提高MOS晶体管的电学性能。

为解决上述问题，本发明提供了一种具有共源结构的MOS晶体管的制造方法，包括：

在半导体衬底上依次形成栅极介质层及相邻MOS晶体管的栅电极；

进行LDD注入，形成相邻MOS晶体管的轻掺杂漏极；

在所述栅电极靠近轻掺杂漏极的一侧形成侧墙；

进行源/漏极注入，形成相邻MOS晶体管的漏极和共源结构。

可选的，所述在半导体衬底上形成栅极介质层及相邻MOS晶体管的栅电极包括：在半导体衬底上形成覆盖共源区的栅极介质层及伪栅电极；在所述栅电极靠近轻掺杂漏极的一侧形成侧墙包括：在所述伪栅电极的两侧形成侧墙。

可选的，所述具有共源结构的MOS晶体管的制造方法还包括：在形成侧墙后，进行源/漏极注入前，去除所述伪栅电极和栅极介质层覆盖共源区的部分。

可选的，所述在半导体衬底上形成栅极介质层及相邻MOS晶体管的栅电极包括：在半导体衬底上形成露出共源区的栅极介质层及相邻MOS晶体管的栅电极。

可选的，所述具有共源结构的MOS晶体管的制造方法还包括：在进行LDD注入前，在所述栅电极上形成光刻胶层并图案化，所述图案化的光刻胶层覆盖所述共源区；在形成侧墙后，进行源/漏极注入前，去除所述光刻胶层。

可选的，所述栅极介质层的材料为二氧化硅。

可选的，所述LDD离子注入剂量为10¹²～10¹³/cm²。