[发明专利]在半导体器件层上制造自对准硅化物层的方法

说明书

技术领域

本发明涉及半导体器件的制作技术，特别涉及一种在半导体器件层上制造自对准硅化物层的方法。

背景技术

在集成电路的制造过程中，包括前段制造工艺和后段制造工艺。其中，前段制造工艺包括在半导体器件衬底上形成源漏极和栅极，称为形成半导体器件层；后段工艺包括在半导体器件层上形成金属互连层等后续工艺。

在后段工艺中，需要对半导体器件进行金属化，金属化是半导体器件制造过程中在绝缘介质薄膜上沉积金属薄膜及随后刻印图形以便形成互连金属线和半导体器件的孔填充塞过程。比如，在器件的有源区(AA，Active Region)上沉积金属互连层。

随着集成电路的性能优化，半导体器件的特征尺寸进一步减小，在AA和金属互连层之间电接触的横截面是很小的，这个小的电接触面会导致接触电阻的增加。为了减小半导体器件的AA和金属互连层之间的接触电阻，可以在AA和金属互连层之间沉积一层硅化物作为接触层，如沉积钴或钛，和AA层的硅起反应，形成钴化硅或钛化硅。为了可以得到硅化物，就需要AA表面外露出硅。但是，在实际的半导体器件制程中，AA的有一些区域并不需要外接金属线，也就是不需要金属化，因此不需要外露出硅，不需要生成硅化物。这时，就需要采用自对准硅化物过程生成阻挡层来使表面具有阻挡层的AA无法沉积得到硅化物。在这里，将半导体器件层上需要进行金属化的区域称为金属化区域，需要在金属化区域上形成自对准硅化物层，将在半导体器件层上不需要进行金属化的区域称为非金属化区域，需要在非金属化区域上形成阻挡层。

结合图1a～1d所示的现有技术半导体器件采用自对准硅化物方式在半导体器件层上制造自对准硅化物层的剖面示意图，采用图2所示的现有技术器件半导体器件采用自对准硅化物方式在半导体器件层上制造自对准硅化物层的方法流程图，对这个过程进行详细说明。

在这里例子中，采用P型的金属氧化物半导体(PMOS)举例说明，图2所示的方法具体步骤为：

步骤201、如图1a所示的结构，进行半导体器件层制程，包括器件衬底10、栅极11及垫氧化膜20；

在本步骤中，器件衬底10中已经制造了器件的源极和漏极，也就是AA；

在本步骤中，垫氧化膜20的沉积厚度为150埃左右，栅极11中包括栅氧化层和多晶硅栅层；

在本步骤中，已经采用离子注入方法对AA和栅极进行杂质掺杂，采用的离子注入掺杂杂质可以为硼或氟化硼；一般都采用氟化硼，注入的能量为大于等于6千电子伏特，剂量为3.0E5～5.0E5原子/平方厘米；当然，在进行杂质掺杂时，采用的工艺一般分为两步：第一步为轻掺杂，目的为了阻止AA中的沟道穿通；第二步为重掺杂，得到具有掺杂杂质的栅极及AA；

步骤202、在图1a所示的结构上依次采用TEOS方法生成氧化层30和采用低压化学气象沉积的方法沉积得到氮化层40，得到图1b所示的结构，也就是采用氧化层30和氮化层40来制成阻挡层；

在本步骤中，氧化层30和氮化层40作为阻挡层的厚度为350埃左右；

步骤203、在图1b所示的结构上对氮化层40进行光刻，去除AA需要外接金属线的区域上及栅极上的氮化层40和氧化层30，得到图1c所示的结构；

在本步骤中，进行图案化的过程为：在氮化层40上涂敷一层光刻胶层，按照设定的图形对光刻胶层进行曝光显影后，将图形转移到光刻胶层上，然后以图案化的光刻胶层为掩膜，刻蚀氮化层40和氧化层30；

在本步骤中，栅极11一般都需要外接金属线，所以一般都将栅极11上的氮化层40和氧化层30刻蚀掉；

步骤204、在图1c所示的结构上沉积金属层与AA和栅极表面的硅反应，得到金属硅化物层50，如钛化硅层或钴化硅层50，得到图1d所示的结构，金属硅化物层50就是自对准硅化物层；

在本步骤中，这样使得需要外接金属线的区域，包括AA需要外接金属线的区域以及栅极上需要外接金属线的区域上生成了自对准硅化物层，以减小AA、栅极和上层金属互连层之间的接触电阻；

步骤205、对图1d所示的结构进行快速退火步骤；

在本步骤中，将图1d所示的结构放置在快速退火反应腔中，该反应腔可以迅速达到1000摄氏度左右的高温并保持数秒，一方面阻止后续图1d所示的结构的AA区杂质扩散及栅极的扩散到金属互连层中，另一方面可以促使自对准硅化物层形成。

在该方法之后，还可以将未反应的金属层50去除。