[发明专利]一种存储器阵列

权利要求书

1.一种存储器阵列，其特征在于所述存储器阵列包括多个数据单元晶体 管，所述存储器阵列包含多条形成于硅衬底上的相互平行的位线以及平行排 列在位线上面且与所述位线垂直的多条字线，其中，相邻于每条位线，沿所 述位线方向具有多个数据单元晶体管的源极和漏极，每个所述数据单元晶体 管的源极和漏极分别与相邻的两条位线连接，每个所述数据单元晶体管的栅 极形成于相邻的两条位线之间的对应字线处，所述栅极包括多晶硅选择栅、 第一控制栅、第二控制栅、第一浮栅和第二浮栅，所述数据单元晶体管的多 晶硅选择栅与所述对应字线连接；

编程操作时，对由字线WLN、位线BLN-1、位线BLN连接的数据单元 晶体管进行编程；在字线WLN上施加1.5V的电压，同时，在字线WLN两 侧的第一控制栅CG1N和第二控制栅CG2N上施加12V的电压，其余的字 线WLN-2、WLN-1、WLN+1、WLN+2、WLN+3两侧的第一控制栅 CG1N-2、CG1N-1、CG1N+1、CG1N+2、CG1N+3和第二控制栅CG2N-2、 CG2N-1、CG2N+1、CG2N+2、CG2N+3上施加电压为0，位线BLN、BLN+1、 BLN+2、BLN+3、BLN+4上施加2.6V的电压，而在位线BLN-4、BLN-3、 BLN-2、BLN-1端，由电源提供-20uA至-1uA的电流，位线BLN-4、BLN-3、 BLN-2、BLN-1端的电压Vdp对应于稳定的编程电流的电压。

2.根据权利要求1所述的一种存储器阵列，其特征在于所述第一控制栅 和所述第一浮栅位于所述数据单元晶体管的源极和所述多晶硅选择栅之间。

3.根据权利要求2所述的一种存储器阵列，其特征在于所述第一控制栅 具有间隔地设置于所述第一浮栅之上。

4.根据权利要求2所述的一种存储器阵列，其特征在于所述第一控制栅、 第一浮栅与所述选择栅之间用氧化层相隔。

5.根据权利要求1所述的一种存储器阵列，其特征在于所述第二控制栅 和所述第二浮栅位于所述数据单元晶体管的漏极和所述多晶硅选择栅之间。

6.根据权利要求5所述的一种存储器阵列，其特征在于所述第二控制栅 具有间隔地设置于所述第二浮栅之上。

7.根据权利要求5所述的一种存储器阵列，其特征在于所述第二控制栅、 所述第二浮栅与所述选择栅之间用氧化层相隔。