[发明专利]一种存储器阵列

说明书

技术领域

本发明涉及半导体领域的数据存储器，尤其涉及一种针对闪存而设计的 存储器阵列。

背景技术

闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元 的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器 中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器 的一种特殊结构。闪存以其便捷，存储密度高，可靠性好等优点成为非挥发 性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随 着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本， 掌上电脑和U盘等移动和通讯设备中，如今闪存已经占据了非挥发性半导体 存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通 过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度 的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时 候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大 的挑战。现有的闪存一般为分栅结构。分栅式闪存由于其特殊的结构，相比 其他结构在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构 由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用最为 广泛。但是由于分栅式闪存相对于其他结构的闪存，比如堆叠栅闪存多了一 个字线从而使得存储器的面积也会增加。

为了把较高组装密度的存储器单元引进半导体存储器件，存储器件电路 的设计布局也必须随之而采用越来越小的尺寸。为了解决由存储器单元的高 密度组装所引起的各种问题，必须改进半导体存储器件的结构。

目前已经提出很多尝试增加存储器单元密度的解决方案。例如在一欧洲 专利(专利号：0109853)申请中，描述了在有许多位线而这些位线被当做若 干金属氧化物晶体管源极和漏极区域之半导体衬底上所形成的金属氧化物晶 体管阵列。在位线上方形成与位线绝缘且垂直交叉之多个传导字线；每个传 导字线被用作金属氧化物晶体管的栅极。因而在存储器阵列中的每一个晶体 管均形成于具有两个位线和单一字线的区域中，且与每一位线有单一接点。 为了减少危险和传导线之间的电容，在位线上产生一氧化场薄层以隔离位线 和多晶硅线。此外，在相邻位线和相邻多晶硅线之间，一般需要一层厚的氧 化场层以隔离存储器单元与其相邻单元，使他们之间的点耦合减到最少。由 于每一位线须连接一导电金属接触线，因此在圆片上一定要有相当高密度的 金属线。而增高单元的密度将会增加金属线的密度，如此在制造上很困难， 因为所需的遮蔽和刻蚀步骤将需要产生非常细致的线。因此，这种增加存储 器单元密度的方案对工艺的要求非常的高，不适合普及和推广。

发明内容

为了解决现有技术中存在的提高存储器阵列密度对工艺要求过高的问 题，本发明提供一种半导体工艺上较易实现的提高存储器密度的存储器阵列。

为了实现上述目的，本发明提出一种存储器阵列，所述阵列包括多个存 储器单元，每个所述存储器单元包含多条形成于硅衬底上的相互平行的位线 以及平行排列在位线上面且与所述位线垂直的多条字线，其中每条所述位线 上均形成相邻的沿所述位线方向的数据单元晶体管的源极和漏极，所述数据 单元晶体管的栅极形成于相邻位线之间的字线上。

可选的，所述数据单元晶体管的栅极包括多晶硅选择栅、第一控制栅、 第二控制栅、第一浮栅和第二浮栅。

可选的，所述第一控制栅和所述第一浮栅位于所述数据单元晶体管的源 极和所述多晶硅选择栅之间。

可选的，所述第一控制栅具有间隔地设置于所述第一浮栅之上。

可选的，所述第一控制栅、第一浮栅与所述选择栅之间用氧化层相隔。

可选的，所述第二控制栅和所述第二浮栅位于所述数据单元晶体管的漏 极和所述多晶硅选择栅之间。

可选的，所述第二控制栅具有间隔地设置于所述第二浮栅之上。

可选的，所述第二控制栅、所述第二浮栅与所述选择栅之间用氧化层相 隔。

本发明一种存储器阵列的有益技术效果为：本发明提供的存储器阵列中 的字线为相邻的晶体管的源极和漏极共享，能够在保持存储器的电学隔离性 能不变的情况下，有效地缩小芯片的面积；此外，本发明的存储器阵列只是 提供更优的结构，对相应的工艺的要求不高。

附图说明