[发明专利]一种适用于MIPS处理器的AES加密单元

说明书

技术领域

本发明属于集成电路设计技术领域，具体涉及一种适用于MIPS处理器的AES加密单元 电路。

背景技术

在当代，随着信息化的不断深入，越来越多的信息将暴露在公开的媒介中。为了保护 那些敏感信息，各种密码算法被应用到无线网络通信领域中。然而，通信设备尤其是便携 式设备相对有限的处理能力已无法满足日益增大的数据量的需求。专用集成电路(ASIC) 的解决方案可以满足速度上的要求，但是这种方案缺乏灵活性和可配置性。而通用处理器 具有很好的灵活性，但速度较慢。一种折中的方案可以很好的处理这个问题，那就是在通 用处理器中添加能够高效处理密码学运算的专用单元。这种集成了专用加密功能单元的可 编程处理器可以很好的应付高强度的密码学运算。

分组密码一直是密码学中重要的加密技术，被广泛的应用在数据的加密传输和加密储 存上，它在很多的密码系统中都处于核心地位。于2001年被美国国家标准和技术协会NIST 定为美国政府新的加密标准的AES(Advanced Encryption Standard)算法是一种常见的分组 密码算法，其应用场合见于诸多安全领域。AES是以块为单位对数据进行操作。AES算法 允许的数据块和密钥块的长度为128，192或256位，在AES标准算法中采用的数据块长度为 128位，密钥长度可为128，192或256位。

发明内容

本发明的目的是提出一种适用于MIPS处理器的AES加密单元，能集成于MIPS处理器 中，加速AES算法的计算，同时显著地降低硬件成本。

本发明提出的适用于MIPS处理器的AES加密单元执行密钥长度为128位，一次AES运 算的时间为3.78ms，吞吐率达到33.9MHz。如采用中芯国际(SMIC)0.13μm标准CMOS工 艺进行逻辑综合，最高时钟频率可达到125MHz，核心电路等效门为18K。

AES算法是一种迭代的算法，每一次迭代可以称为一轮(Round)，本发明中的专用加 密功能单元所采用的数据块长度是实际应用中最常见的128位，其加密轮数为10。AES算 法的加密流程如附图5所示，其主要运算包括行变换(ShiftRow)、字节替换(SubByte)和 列混合(MixColumn)运算。第1至9轮需要顺次经过这三种变换运算，而最后一轮不需要 进行列混合变换。AES解密流程则是加密过程的完全逆过程，即第1轮只进行逆行变换和逆 字节替换，第2至10轮每轮都要顺次经过逆列混合运算、逆行变换和逆字节替换，如附图6 所示。

下面分别阐述以上几个基本操作步骤的硬件实现方式：

行变换就是将128位输入数据的位置以某种规律进行重新排布以组成一个新的128位 数据，这在硬件电路中就是用简单的硬连线实现的；

字节替换单元的实现方法一般有两种，一是查找表，二是有限域运算。为了减小硬件 实现面积，本发明字节替换单元采用了有限域计算的方法来实现。即将原本在GF(2⁸)域的 求逆计算，转换到GF(2⁴)域实现。由于GF(2⁴)域的运算相对简单，就可以快速而有效的进 行GF(2⁸)域上的求逆运算。

本发明中的字节替换单元既可以进行字节替换运算，也可以进行逆字节替换运算，由 2个多路选择器来控制其工作模式，整个字节替换模块的面积仅为11K等效门。字节替换模 块的结构如附图2所示，它由映射单元11，逆仿射及映射单元12，第六和第七多选器13、17， GF(2⁴)²域上求逆单元14，逆映射单元15，逆映射及仿射单元16组成，其中：

映射单元11，将GF(2⁸)域上的8位输入数据映射到复合域GF(2⁴)²上，输出送入第六多路 选择器13；

逆仿射及映射单元12，它将逆仿射矩阵和映射矩阵合并，在解密时将输入的8位输入 数据进行逆仿射运算并且映射到复合域GF(2⁴)²上，输出结果送入第六多路选择器13；