[发明专利]静电放电保护装置

权利要求书

1.一种静电放电保护装置，其特征在于，包括：连接第一电源线、第二电源线和接地线的静电放电电路及提供静电放电电路偏置电压的偏置控制电路；所述静电放电电路至少包括呈堆叠结构的第一及第二PMOS管；所述第一PMOS管的源极接于第一电源线，栅极接于所述偏置控制电路，漏极接于第二PMOS管的源极；所述第二PMOS管的漏极接地，栅极经由偏置控制电路与第二电源线相连，所述第二PMOS管的栅极电压使得第一及第二PMOS管在芯片正常工作时均处于工作电压容限内；所述偏置控制电路在第一电源线面临静电放电脉冲时开启所述第一、第二PMOS管。

2.如权利要求1所述的静电放电保护装置，其特征在于，所述偏置控制电路包括：

第一电阻和第一电容，第一电阻的第一端接于第一电源线，第二端接于第一电容的第一端；

第三电阻，其第一端接于第一电容的第二端及所述第二PMOS管的栅极，第二端接于第二电源线；

第一反相器，其输入接于第一电阻的第二端，所述第一反相器中的NMOS管的源极接于第三电阻的第一端；

第二反相器，其输入接于第一反相器的输出，输出接于所述第一PMOS管的栅极；

第二电阻和第二电容，第二电阻的第一端接于第二反相器的输入，第二端接于第二电容的第一端，第二电容的第二端接地；

第三反相器，其输入接于第二电阻的第二端，所述第三反相器中的PMOS管的源极接于所述第二反相器的输入，所述第三反相器中的NMOS管的源极接地；

对地NMOS管，其栅极接于第三反相器的输出，漏极接于第二反相器中的NMOS管的源极，源极接地，

以及，所述第一PMOS管的栅极还经由第三电容及第四电容接地。

3.如权利要求2所述的静电放电保护装置，其特征在于，所述第二电源线在第一电源线面临静电放电脉冲时空置或接地。

4.如权利要求2所述的静电放电保护装置，其特征在于，所述第一电源线在芯片正常工作时的电压为3.6V，所述第二电源线在芯片正常工作时的电压为1.8V。

5.如权利要求1所述的静电放电保护装置，其特征在于，所述偏置控制电路包括：

第一电容和第一电阻，第一电容的第一端接于第一电源线，第二端接于第一电阻的第一端；

第三电阻，其第一端接于第一电阻的第二端及所述第二PMOS管的栅极，第二端接于第二电源线；

第一反相器，其输入接于第一电容的第二端，所述第一反相器中的NMOS管的源极接于第三电阻的第一端；

第二反相器，其输入接于第一反相器的输出，所述第二反相器中的NMOS管的源极接于第三电阻的第一端；

第三反相器，其输入接于第二反相器的输出，输出接于所述第一PMOS管的栅极；

第二电容和第二电阻，第二电容的第一端接于第三反相器的输入，第二端接于第二电阻的第一端，第二电阻的第二端接地；

第四反相器，其输入接于第二电容的第二端，所述第四反相器中的PMOS管的源极接于所述第三反相器的输入，所述第三反相器中的NMOS管的源极接地；

第五反相器，其输入接于第四反相器的输出，所述第五反相器中的PMOS管的源极接于所述第三反相器的输入，所述第五反相器中的NMOS管的源极接地；

对地NMOS管，其栅极接于第五反相器的输出，漏极接于第三反相器中的NMOS管的源极，源极接地，

以及，所述第一PMOS管的栅极还经由第三电容及第四电容接地。

6.如权利要求5所述的静电放电保护装置，其特征在于，所述第二电源线在第一电源线面临静电放电脉冲时空置或接地。

7.如权利要求5所述的静电放电保护装置，其特征在于，所述第一电源线在芯片正常工作时的电压为3.6V，所述第二电源线在芯片正常工作时的电压为1.8V。