[发明专利]一种DRAM存储器

说明书

技术领域

本发明涉及一种存储器，尤其涉及一种DRAM存储器。

背景技术

集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。使器件更小是有挑战性的，因为在集成电路制造的每一道工艺都有极限，也就是说，一定的工艺如果要在小于特征尺寸的条件下进行，需要更换该工艺或者器件布置；另外，由于越来越快的器件设计需求，传统的工艺和材料存在工艺限制。

DRAM(Dynamic Random Access Memory)，即动态随机存储器是最为常见的系统内存；该DRAM存储器为一种半导体器件，其性能已经取得很大的发展，但仍有进一步发展的需求。存储器按比例缩小是一项富有挑战性的任务，这是因为在不降低每一存储单元面积的存储能力情况下，并不能按比例缩小存储单元的尺寸，这阻碍了高密度存储器的发展。按比例缩小器件主要是应用于存储单元，存储单元阵列结构在决定芯片尺寸方面通常扮演着关键的角色。

现有使用的DRAM存储器主要有两种：一种是具有8F²存储单元面积的DRAM存储器；另一种是具有6F²存储单元面积的DRAM存储器。

图1为现有的具有8F²存储单元的DRAM存储器的局部布局示意图，该DRAM存储器100包括字线102，位线(图中未示)以及有源区106，具有存储单元110，面积为8F²。图1A～图1C分别为现有的三种具有8F²存储单元的DRAM存储器的局部布局示意图：参考图1A所示，该种具有8F²存储单元的DRAM存储器100A包括字线102A，位线104A以及有源区106A，此种阵列结构的存储器100A含有多个空闲区域108A；参考图1B所示，该种具有8F²存储单元的DRAM存储器100B包括字线102B，位线104B，以及有源区106B，此种阵列结构的存储器100B含有多个空闲区域108B；参考图1C所示，该种具有8F²存储单元的DRAM存储器100C包括字线102C，位线104C，以及有源区106C，此种阵列结构的存储器100C含有多个空闲区域108C。以上所述具有8F²存储单元的DRAM存储器由于改善的信噪比而在DRAM存储器中广泛使用；但是该具有8F²存储单元的存储器具有很多空闲区域，而且与其他的，例如图2中显示的具有6F²存储单元的存储器相比消耗更多的存储单元面积。

图2为现有的具有6F²存储单元的DRAM存储器的局部布局示意图，该种存储器包括字线202，位线(图中未示)以及有源区206，存储单元210，其存储单元面积为6F²。该具有6F²存储单元的存储器，在减小存储单元面积方面提供一些改进，但是采用该技术进行生产仍存在一些问题：例如，除了伴随着更小的存储单元所具有的工艺方面的困难，6F²存储单元结构使用开放的位线结构，这种开放的位线结构将导致低的噪音免疫力，因此将会降低信噪比。

基于以上所述的现有的DRAM存储器的缺点，需要提出一种新的DRAM存储器。

发明内容

本发明要解决的问题在于提供一种DRAM存储器，以解决现有的具有8F²存储单元的DRAM存储器消耗更多的存储单元面积，以及现有的具有6F²存储单元的DRAM存储器采用更小的存储单元所具有的工艺方面的困难，并且使用开放的折叠位线结构而导致低噪音免疫力、信噪比降低的缺点。

为解决以上技术问题，本发明提供一种DRAM存储器，其包括存储单元，相互平行等间隔设置的字线和相互平行等间隔设置并与字线垂直的位线；其中，所述存储单元面积为7F²。

本发明的进一步改进在于：所述字线之间的孔距为2F，所述位线之间的孔距为

本发明的进一步改进在于还包括多个有源区，每一有源区具有中心，该中心位于沿位线伸长方向的位线中心线上；所述有源区的伸长方向与位线伸长方向的锐角夹角为30°。