[发明专利]MOS器件及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及MOS器件及其形成方法。

背景技术

MOS(金属-氧化物-半导体)器件，是现代集成电路中最重要的元件，它是在P型或N型衬底上建立两个非常接近的，与衬底极性相反的区域，构成源极和漏极。然后在两者之间的区域生成一层极薄的二氧化硅(SiO₂)绝缘层，然后覆盖上电极，构成栅极。工作时电流从源极流入，如果栅极上有一定的电压，就会在栅极下形成沟道连接源极和漏极，电流就能通过，而在漏极形成输出。

随着半导体器件向高密度和小尺寸发展，MOS器件是主要的驱动力，传统设计通过控制栅氧化层、沟道区域、阱区域、源/漏延伸区的掺杂形状、袋形注入(pocket implant)区以及源/漏极注入形状和热预算等等来获得预料的性能。注入的掺杂离子通常为具有三个或者五个价电子的元素。在专利号为6410430的美国专利中还可以发现更多与金属-氧化物-半导体方案相关的信息。

但是随着半导体器件向高密度和小尺寸发展，所述MOS器件的源极区和漏极区通常会有出现沟道穿通效应，具体为源极区与漏极区的耗尽区相连通的一种现象，所述沟道穿通效应会导致源极区与漏极区的势垒显著降低，则从源往沟道即注入大量载流子，并漂移通过源极区与漏极区的空间电荷区、形成一股很大的电流，因此沟道穿通将使得通过器件的总电流大大增加；并且在沟道穿通情况下，即使栅电压低于阈值电压，源极区与漏极区间也会有电流通过，使得MOS器件增益(gain)降低，从而使得MOS器件失效。

发明内容

本发明解决的技术问题是避免MOS器件的穿通效应，提高MOS器件的增益。

为解决上述问题，本发明提供一种MOS器件形成方法，包括：提供表面形成有栅极区的半导体衬底，所述栅极区包括栅介质层和形成在栅介质层表面的栅电极层；在所述半导体衬底内形成位于所述栅极区的两侧的LDD区；在所述LDD区位于接近所述栅极区的侧面形成与LDD相邻的第一口袋区；在所述第一口袋区内与第一口袋区下方形成第二口袋区；在所述栅极区侧壁形成侧墙；在所述半导体衬底内形成位于形成有侧墙的栅极区两侧的源极区和漏极区，所述源极区/漏极区与沟道区之间被所述第一口袋区和第二口袋区隔离。

可选的，所述第一口袋区为第一导电类型。

可选的，所述第一口袋区的形成工艺为第一离子注入，具体工艺参数为：注入角度为0度至30度，注入的离子为重离子。

可选的，当第一口袋区的导电类型为p型时，注入重离子为In离子；当第一口袋区的导电类型为n型时，注入重离子为As离子或者Sb离子。

可选的，所述第二口袋区为第一导电类型。

可选的，所述第二口袋区的形成工艺为第二离子注入，具体工艺参数为：注入角度为0度至45度，注入的离子为轻离子。

可选的，当第二口袋区150的导电类型为p型时，注入轻离子为B离子；当第二口袋区150的导电类型为n型时，注入轻离子为P离子。

可选的，所述LDD区为第二导电类型。

可选的，所述半导体衬底具有第一导电类型。

本发明还提供一种MOS器件，包括：半导体衬底；形成在半导体衬底表面的栅极区，所述栅极区包括栅介质层和形成在栅介质层表面的栅电极层；形成在半导体衬底表面并位于栅极区侧壁的侧墙；位于半导体衬底内的并位于栅极区两侧的LDD区；位于半导体衬底内的并形成有侧墙的栅极区两侧的源极区/漏极区；位于半导体衬底内且位于LDD区、源极区、漏极区和沟道区之间的第一口袋区；位于半导体衬底内且位于LDD区、源极区、漏极区和沟道区之间并部分位于位于第一口袋区部分位于第一口袋区下方的第二口袋区。

可选的，所述第一口袋区具有第一导电类型。

可选的，所述第一口袋区具有重离子形成的第一导电类型。

可选的，所述第二口袋区具有第一导电类型。

可选的，所述第二口袋区具有轻离子形成的第一导电类型。

可选的，所述半导体衬底具有第一导电类型。

可选的，所述LDD区具有第二导电类型。

与现有技术相比，本发明具有以下优点：本发明通过在源极区/漏极区以及LDD区与沟道区之间形成第一口袋区和第二口袋区，所述第一口袋区和第二口袋区的离子类型与LDD区相反且围绕LDD区、源极区和漏极区，本发明形成的MOS器件能够有效的控制MOS器件增益的降低和避免出现沟道穿通效应。

附图说明

图1是本发明MOS器件的形成方法的一实施例的流程示意图；

图2至图7为本发明MOS器件的形成方法的一实施例的过程示意图。

具体实施方式