[发明专利]UMOS器件及其形成方法

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及UMOS器件及其形成方法。

背景技术

功率金属-氧化物-半导体场效应管(Power MOSFET)结构由于功能上的特殊性，在非常广阔的领域有着广泛的应用，例如，磁盘驱动，汽车电子以及功率器件等等方面。以功率器件为例，应用于功率器件的超大规模集成电路器件，其输出整流器要求能够在输入20V电压而输出大约3.3V电压和输入10V电压而输出大约1.5V电压；并且要求所述功率器件能够具有10V至50V范围的衰竭电压。对于现有的一些器件无法满足所述需求，例如肖特基二极管(Schottky diodes)的衰竭电压范围大约在0.5V。

一种新型的器件结构，U-沟槽金属-氧化物-半导体场效应管(“U”-groove-metal-oxide-silicon transistors，UMOS)被提出来解决上述这个问题。在例如在美国专利公开号为US20080079065A1中还能发现更多关于UMOS制造的相关信息。

UMOS是一种栅极或者漏极形成为“U”沟槽结构的场效应管，UMOS不但提供了上述器件的解决方案，并且采用UMOS的器件能够比通常应用NMOS的器件节约大约40％的空间，参照图1，图1为现有的UMOS的结构图，具体包括，半导体衬底100，位于半导体衬底100内的掩埋漏极区，位于半导体衬底100上的外延层110，位于外延层110内的源极区122，位于外延层110内的栅介质层123和位于外延层110内的栅介质层123内的栅导电层124，位于外延层110内的体区(body)121。

然而，随着半导体技术的发展，半导体集成度的进一步提高，上述UMOS的沟道区长度也会进一步缩小，上述沟道区长度的减小会导致UMOS在工作的时候耗尽区重叠而使得UMOS器件失效。

发明内容

本发明解决的技术问题是避免UMOS器件在工作的时候耗尽区重叠。

为解决上述问题，本发明提供一种UMOS器件的形成方法，包括：提供衬底，所述衬底为n⁺型衬底；在所述衬底表面形成n外延层；在所述n外延层内形成位于所述n外延层表面侧的p阱；在所述n外延层和p阱内形成贯穿所述n外延层且位于p阱内的沟槽；在所述沟槽底部和沟槽侧壁以及部分p阱与所述沟槽侧壁相邻的表面形成栅介质层；在所述栅介质层表面形成栅电极层且所述栅电极层填充所述沟槽；在p阱内形成源极区和体区，所述源极区与栅介质层相邻。

可选的，栅电极层和栅介质层有部分形成在p阱表面。

可选的，在所述沟槽底部和沟槽侧壁以及与所述沟槽侧壁相邻的p阱表面形成栅介质层和在所述介质层表面形成填充所述沟槽的栅电极层具体步骤包括：在所述沟槽底部和沟槽侧壁以及p阱表面形成栅介质薄膜；在所述栅介质薄膜上形成填充所述沟槽的栅电极层薄膜；在所述栅电极层薄膜表面形成与栅电极层对应的光刻胶图形；以所述光刻胶图形为掩膜，依次刻蚀栅电极层薄膜和栅介质薄膜，形成栅电极层和栅介质层。

可选的，所述栅电极层材料为多晶硅或者导电金属材料。

可选的，所述栅介质层材料为氧化硅或者氮化硅。

可选的，所述n外延层的离子浓度要低于n⁺型衬底的离子浓度。

本发明还提供一种UMOS器件：n⁺型衬底；形成在n⁺型衬底表面的n外延层；形成在n外延层表面的p阱；贯穿所述n外延层且位于p阱内的沟槽；形成在所述沟槽底部和沟槽侧壁以及部分p阱与所述沟槽侧壁相邻的表面的栅介质层；形成在所述栅介质层表面的栅电极层且所述栅电极层填充所述沟槽；形成在p阱内的源极区和体区，且所述源极区与栅介质层相邻。

可选的，所述栅电极层材料为多晶硅或者导电金属材料。

可选的，所述栅介质层材料为氧化硅或者氮化硅。

与现有技术相比，本发明具有以下优点：本发明提供的制造方法形成的UMOS沟道区足够宽，能够避免工作时UMOS的源极区和漏极区的耗尽区重叠导致UMOS失效现象出现。

附图说明

图1为现有的UMOS器件的结构图；

图2是本发明UMOS器件形成方法的一实施例的流程示意图；

图3至图8为本发明UMOS器件形成方法的一实施例的过程示意图。

具体实施方式

由背景技术可知，现有的UMOS结构随着半导体集成度的进一步提高会出现沟道区长度进一步缩小，导致UMOS耗尽区重叠而使得UMOS失效现象。