[发明专利]一种多通道共享数据缓存区的NAND flash控制器电路

说明书

技术领域

本发明涉及一种大容量NANDA flash控制器电路，尤其涉及一种多通道共享数据缓存区的NAND flash控制器电路。

技术背景

NAND flash在近几年里得到了突飞猛进的发展，由1位/单元的SLC单层式储存(Single Level Cell)技术发展到了2位/单元甚至3位/单元的MLC多层式储存(Multi Level Cell)技术，同时NAND flash的生产工艺也不断进步。随着技术的发展NAND flash容量不断增大，单位容量的成本也大幅降低。NAND flash相对于磁存储介质有省电、寻道时间短等优点，因此被当作替代现有磁存储介质的最佳选择。NAND flash目前主要应用于U盘、MP3、MP4、数码相机等领域，这类应用需要的数据传输带宽都不是很大，单通道NAND flash控制器的数据传输带宽就能满足应用需求。但当NANDflash应用于固态存储盘(SSD，Solid State Drive)以替代传统硬盘的时候，单通道NAND flash控制器的数据传输带宽就满足不了需求。现有的SSD解决方案都采用增加NAND flash控制器的通道数来增加SSD的数据传输带宽。

图1是一个四通道NAND flash控制器的示意图。它由主控器(100)、四个数据缓存区(110-113)和四个通道的NAND flash接口控制逻辑(120-123)组成。四个NAND flash存储器组(130-133)连接在这个NAND flash控制器上。

在数据传输的过程中，主控制器依次将数据写入个通道的NAND flash存储器或依次将数据从各通道读出。各通道同时将数据并行写入flash或者并行将数据从NAND flash存储器读出。主控制器和数据缓存区间的带宽为单通道且为数据缓存区和NAND flash接口控制逻辑间带宽的4倍。此种控制器芯片的面积较大。

发明内容

本发明目的提供一种多通道共享数据缓存区的NAND flash控制器电路，该电路采用共享数据缓存区以减小多通道NAND flash控制器的数据缓存区的容量，能够有效降低控制器芯片设计面积，且保证数据传输的时间。

本发明涉及一种多通道共享数据缓存区的NAND flash控制器电路，包含主控制器、共享数据缓存区单元和NAND flash接口控制逻辑单元。其中，共享数据缓存区单元由数据缓存区、数据缓存区地址列表以及数据缓存区地址FIFO构成。

主控制器，用于控制命令发送及数据传输；

数据缓存区，用于缓存主控制器和NAND flash之间传输的数据；

数据缓存区地址列表，用于存放数据缓冲区的可用地址；

数据缓存区地址FIFO，每通道1个，用于记录已存入数据缓存区的数据的地址；

NAND flash接口控制逻辑单元，每通道1个，用于控制NAND flash控制器与NAND flash之间的接口。

数据缓存区、数据缓存区地址列表和数据缓存区地址FIFO可采用寄存器(flip-flop)、锁存器(latch)、SRAM、或者芯片外SDRAM、DDR SDRAM实现。

采用共享数据缓存区，数据在每次写入缓存区时都需分配一个地址，因此需要一个数据缓存区地址列表，地址列表中存放数据缓存区的地址。当数据写入数据缓存区后，数据缓存区地址需记录在一个先入先出缓存区(FIFO)中，当数据从缓存区读出时，先从这个先入先出缓存区(FIFO)中获取读地址，然后将数据从缓存区读出。

数据缓存区地址列表采用先进先出(FIFO)结构，其初始状态为“满”，地址列表的读指针和写指针均放在表首位置。

向缓存区写入数据时，从地址列表中读取一个地址，地址列表的读指针加一；当数据写入缓存区后，该地址需写入某通道的地址FIFO，该地址FIFO的写指针加一。

从缓存区读出数据时，需先从某通道的地址FIFO中读出一个地址，该地址FIFO的读指针加一；当数据从缓存区中读出后，该地址写回到地址列表中，地址列表的写指针加一。

地址列表为空时，表示数据缓存区已满，停止向缓存区写入数据。

共享数据缓存区时，多个NAND flash接口控制逻辑可同时对数据缓存区进行读写。此时需对数据缓存区的带宽进行分时复用，即不同通道可以在一个周期内的不同时间段将数据写入缓存区或者读出缓存区。