[发明专利]提高透射电子显微镜测试样品研磨效率的方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种提高透射电子显微镜测试样品研磨效率的方法。

背景技术

目前，在半导体制造技术领域中，当制作透射电子显微镜(TEM，Transmission Electron Microscope)下的样品进行测试时，一种重要的方法就是对样品进行研磨(polishing)，以达到所需要的测试厚度要求。

现有技术中为了提高研磨样品的效率，改进了传统上同时研磨两个样品的方法，将三个或者更多的样品同时进行研磨，结合图1a至图1b对现有技术研磨三个样品的方法进行说明。

请参阅图1a，将样品1至样品3，用专业胶按照顺序，将其正面或者背面相互粘贴构成整体。样品可以为从芯片中切割下的所需要测试的任意部分，具有预定厚度的矩形(正方形或者长方形)样品，由于制程的限制，不可能刚好切割下所需要测试的图案部分，切割下的面积大于所需要测试的图案部分的面积，即将所需要测试的图案部分的面积包含在内，在后续研磨过程中再将不必要的部分去除。样品正面为在芯片的半导体衬底上通过沉积、光刻、刻蚀等工序制作的图案，例如多晶硅(poly)、有源区(AA)等，背面为半导体衬底。由于三个样品粘贴在一起同时进行研磨，所以保持样品的形状相同，同时为正方形或者同时为长方形。图1a中的每个样品垂直纸面放置，为了使样品正面的图案不被损坏，将样品粘贴在一起时，最外侧样品，即样品1和样品3，其正面朝内放置，样品2的正面可以朝向样品1或者样品3。

接下来，对上述粘贴在一起的三个样品进行第一研磨工序，研磨在研磨机台上进行。对于图1a中的样品，对样品整体的侧面进行研磨，待研磨至TEM测试时的预定位置时，第一研磨工序结束。其中，从芯片中切割下的所需要测试的任意部分的截面就是样品的侧面，各个样品的背面或者正面依次粘贴在一起之后，构成样品整体的侧面。

然后，请参阅图1b，在第一研磨后的样品整体侧面上的目标位置处，待TEM测试的位置，粘贴铜环(Cu grid)，Cu grid为中间有孔的圆形，Cugrid用于支撑磨的很薄的样品，防止样品碎裂。从图1b可以看出，由于Cugrid的孔径一定，即无论多少个样品，每个样品其TEM测试的图案都需要在孔径内体现，而每个样品都有一定的平行于纸面上的厚度，所以为了将所有样品TEM测试的图案都在该孔径内体现，样品2是经过背面减薄(backsidegrinding)的，也就是说将样品2的背面研磨去除一定的厚度。否则的话，很可能在Cu grid中体现的图案只有样品1和样品2的图案，或者只有样品3的图案。所以图1a和图1b中的样品2与样品1和3粘贴在一起时，侧面厚度相对于样品1和3要薄。

最后进行第二研磨工序，第二研磨工序从第一研磨工序的相对方向，即对第一研磨工序的相对侧面进行研磨，继续减少样品两相对侧面间的距离，从切割后初始的毫米级，减少到微米级，从而完成了研磨工序，而且由于样品已经很薄，所以在Cu grid上下两侧的部分手动就可以去除，使得最终样品只剩下TEM测试的图案部分，即从Cu grid内所观测到的部分。

从上述现有技术研磨三个样品的方法可以看出，对于三个或者更多个样品来说，为了将所有样品TEM测试的图案都在Cu grid孔径内体现，必须减薄其中的某个甚至多个样品，在backside grinding过程中，不但需要耗费大量的时间，而且一旦将样品的背面磨得很薄，则样品很容易破碎(crack)，出现crack之后，样品就很难在TEM下辨认。虽然现有技术的方法，相比于传统的同时研磨两个样品的方法，生产效率要明显提高，但是一旦出现问题，反而又降低了生产效率。

而且，现有技术还存在问题：在研磨之后，离子减薄(ion milling)制作薄区进行TEM测试时，由于现有技术中只有一个Cu grid，离子束都通过该Cu grid的孔径打到样品的图案上，而孔径内的面积又比较小，所以当先打到样品1和样品2的图案上，再打到样品3的图案上时，之前ion milling样品1和样品2的图案已经被破坏，无法保留下来，继续用作TEM测试。

发明内容

有鉴于此，本发明解决的技术问题是：提高TEM测试样品的研磨效率。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种提高透射电子显微镜测试样品研磨效率的方法，用于同时研磨多于两个的样品，所述样品为具有预定厚度的矩形样品，包括样品的正面图案和背面的半导体衬底，该方法包括：

对于多于两个的样品，其正面或者背面依次相互粘贴构成整体；