[发明专利]一种检测外延缺陷的方法

说明书

技术领域

本发明涉及集成电路制造工艺技术领域，特别涉及一种检测外延缺陷的 方法。

背景技术

光刻技术伴随集成电路制造工艺的不断进步，线宽的不断缩小，半导体 器件的面积正变得越来越小，半导体的布局已经从普通的单一功能分离器件， 演变成整合高密度多功能的集成电路；由最初的IC(集成电路)随后到LSI (大规模集成电路)，VLSI(超大规模集成电路)，直至今天的ULSI(特大规 模集成电路)，器件的面积进一步缩小，功能更为全面强大。考虑到工艺研发 的复杂性，长期性和高昂的成本等等不利因素的制约，如何在现有技术水平 的基础上进一步提高器件的集成密度，缩小芯片的面积，在同一枚硅片上尽 可能多的得到有效的芯片数且提高芯片的性能，进而提高整体利益，将越来 越受到芯片设计者，制造商的重视。

因为减小特征尺寸的传统方法存在成本和技术上的限制，人们在过去十 年里更多地去寻找其他增强器件性能的方法。如今，新材料、新衬底和新器 件结构成为实现提高器件性能的首选。而外延作为一项能够实现大规模制造 的技术在其中起到关键的作用。应变硅是一种众所周知的能够提高载流子迁 移率和增强器件性能的技术。相对采用新的高迁移率半导体材料，如锗或 III-V族化合物半导体，在硅中引入应变对CMOS器件制造工艺的影响更小， 因而这项更为保守的技术成为人们的首选。为了使之更有效，硅沟道中的应 变对于空穴导电的PMOS晶体管应该是压缩性的，对于电子导电的NMOS晶体 管应该是拉伸性的。因为无应变的硅中空穴的迁移率平均来说比电子的低三 倍，所以改进PMOS晶体管中空穴的迁移率成为关注的焦点。如果出于设计的 考虑需要保持PMOS和NMOS的迁移率之比不变，那么NMOS的迁移率就需要同 比例地增加。因而，特别需要一个能够分别调节NMOS和PMOS的方案。当前 有两种广泛使用的制备应变硅的方法。一种是在晶体管制作前在衬底上形成 应变，被称作“全局”方案；另一种是在晶体管周围通过“局部”膜层引入 应变。两种方法都可以基于复杂且具有挑战性的外延技术完成。除了以可控 的方式引入全局或局部应变，外延还提供了构造其他器件结构的可能，例如 SON(silicon-on-nothing)，多栅晶体管或鳍形场效应晶体管。因而，外延 技术作为一项满足器件性能提高时间表要求的关键技术被广泛地接受。

但是，由于应变材料的晶格尺寸与衬底硅材料并不相同，这会导致生长 过程中产生大量的缺陷，而且由于目前技术上无法保证生长外延的衬底材料 以及外延生长完美无缺，因此如何针对外延生长的缺陷进行分类，定义不同 的外延材料在衬底表面生长的缺陷数，区别外延生长缺陷和衬底原生缺陷将 对提高外延生长技术至关总要。这也是业界所必须解决的问题之一。

发明内容

为了解决现有技术中存在的外延缺陷检测困难的问题，本发明提供一种 能够准确且迅速检测出外延缺陷的方法。

为了实现上述目的，本发明提出一种检测外延缺陷的方法，所述方法包 括以下步骤：在衬底上淀积氧化层；刻蚀部分所述氧化层，使得部分所述衬 底暴露；生长第一外延层；刻蚀所述氧化层上的所述第一外延层以及所述氧 化层；生长第二外延层，所述第二外延层的外延材料和所述衬底的材料相同； 分别获得所述第一外延层上的第二外延层部分和所述衬底上的第二外延层部 分的单位体积内的缺陷数，并求得它们之间差的绝对值，作为所述第一外延 层在所述衬底表面生长的单位体积内的缺陷数。

可选的，所述第一外延层的外延材料为锗硅、锗硅碳、砷化镓、磷化镓、 磷化铟、硫化镉、硒化镉、碲化锌、硫化锌、硫化铅或硒化铅。

可选的，所述衬底的材料为硅、锗或碳。

可选的，所述第二外延层的厚度范围为1纳米至10000微米。

可选的，所述第一外延层上的第二外延层部分和所述衬底上的第二外延 层部分体积相等

本发明一种检测外延缺陷的方法的有益技术效果为：本发明将与衬底相 同的外延材料作为参照，能够快速和准确的检测得出外延材料的缺陷数；此 外，本发明也放大了待检测的外延材料的缺陷，更加便于准确检测外延材料 的缺陷数。

附图说明

图1至图5为本发明一种检测外延缺陷的方法的制作示意图；

图6为本发明一种检测外延缺陷的方法的缺陷示意图。

具体实施方式