[发明专利]单岛外露的双岛结构引线框

说明书

技术领域

本发明属于芯片封装技术领域，具体涉及用于封装的引线框，尤其涉及一种能同时满足大功率芯片和小功率芯片封装要求的单岛外露的双岛结构的引线框。

背景技术

近几十年来，芯片封装技术一直追随着IC(集成电路)的发展而发展，一代IC就有相应的一代封装技术相配合。封装形式通俗地所是指安装半导体集成电路芯片用的外壳，其不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的内引脚上，这些内引脚又通过印刷电路板上的导线与其他器件相连接。因此，封装形式一般包括用于安装、固定以及引线等作用的引线框，同时还包括用于保护芯片、密封等作用的、与引线框相匹配的封装体(Package Body)。

封装形式的发展大致经历了以下发展过程：

1)在结构方面，DIP(Double In-line Package，双列直排封装)-＞LCC(Leaded Chip Carrier，无铅芯片载体封装)-＞QFP(Quad FlatPackage，四侧引脚扁平封装)-＞SOP(Small Outline Package，小外形封装)-＞BGA(Ball Grid Array Package，球栅阵列封装)-＞CSP(Chip ScalePackage，芯片级封装)；

2)在材料方面：金属、陶瓷-＞陶瓷、塑料-＞塑料；

3)在内引脚形状：长引线直插-＞短引线或无引线贴装-＞球状凸点；

4)在装配方式方面：通孔插装-＞表面组装-＞直接安装。

其中，PDIP技术在封装领域中广泛适用，并且形成了一些行业标准，例如关于塑封体(Plastic Package Body)的JEDEC国际标准。图1所示为应用PDIP(Plastic Double In-line Package，塑料双列直排封装)技术的集成电路元器件形状示意图。如图1所示，该封装形式是全覆盖的形式。在某些情况下，由于需要满足IC芯片功耗所导致散热的要求，通常采用外露小岛(Expose PAD，EP)的结构形式，引线框上的PAD外露可以通过安装散热片等方法实现芯片更好地散热，这种结构通常应用于功率器件芯片，例如，电源管理芯片。

由于外露小岛一般需要通过打凹步骤来实现，打凹的深度决定了向外露的高度。但是，打凹越深的情况下，引线框也越容易在小岛的边沿破裂而导致成品率低，因此，现有技术的基于SOP和PDIP技术的打凹深度一般不超过0.7毫米，从而决定只能应用于较薄的封装体(如果封装体太厚，小岛高度不够而不能导致完成外露)。因此，外露小岛结构通常见于集成电路薄型封装的较多，例如，PDIP、TSSOP(薄的缩小型SOP)、MSOP(Micro-Small Outline Package，微小型封装)等薄型封装(TSSOP、MSOP均为SOP的派生形式)。并且现有技术的外露小岛结构通常为单芯片封装的单岛外露接口，其对应的引线框也基本是单岛外露的单岛结构形式。图2所示为现有技术的TSSOP的单岛结构EP引线框结构示意图。如图2所示，其中给出了引线框的一半的结构形式，110为EP，120为引线框的内引脚(图中一共10个)。为实现小岛，通过在110区域构图往下打凹一定深度，所需封装的芯片置于该外露小岛上。图3所示为图2所示引线框的C-C截面的小岛结构示意图，其中D为该引线框形成EP时的打凹深度。现有技术中，由于受封装体的限制，打凹深度不深，一般不超过0.7毫米，在该实施例中，D为0.45毫米，这样，工艺上实现容易。但是，由于打凹深度不深，在封装过程可能导致小岛外露不全，从而不适用于更大功率芯片的要求。

对于SOP结构的封装，也存在以上打凹不够深、不适用于更大功率芯片的要求的问题。

然而，现有封装技术领域中，经常要求对两种不同功率的两个芯片在同一引线框中进行封装。为满足大功率芯片散热的要求，对其中功率较大的芯片要求使用EP结构；同时，小功率芯片通常也是小信号芯片，其没有散热的要求。现有技术的PDIP或者SOP系列封装技术的引线框中，均不适用于这两种芯片同时封装的要求。因此，有必要提出一种新型的、能满足大功率芯片要求并能满足小功率芯片要求的引线框结构。

发明内容

本发明要解决的技术问题是，解决现有引线框结构不适合于大功率芯片和小功率芯片同时封装的问题。

为解决以上技术问题，本发明提供一种双岛结构的引线框，所述引线框包括用于对应封装第一功率芯片的外露小岛和用于对应封装第二功率芯片的非外露小岛，所述第一功率芯片的功率大于所述第二功率芯片的功率。