[发明专利]用作静电保护结构的MOS晶体管及其制造方法有效
| 申请号： | 200910201758.0 | 申请日： | 2009-11-05 |
| 公开（公告）号： | CN102054865A | 公开（公告）日： | 2011-05-11 |
| 发明（设计）人： | 王邦麟;苏庆 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L21/28;H01L23/60 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 陈履忠 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用作 静电 保护 结构 mos 晶体管 及其 制造 方法 | ||
1.一种用作静电保护结构的MOS晶体管，其特征是，在最靠近所述MOS晶体管的源极的隔离结构上方具有一个场板，所述场板为一层多晶硅或金属，所述场板的大小小于或等于所述隔离结构的大小；
所述场板与栅极相连，并一起通过串联一电阻接地；
或者所述场板通过串联一电阻接地，所述栅极通过串联另一电阻接地。
2.根据权利要求1所述的用作静电保护结构的MOS晶体管，其特征是，所述MOS晶体管为低压MOS，在p型衬底(10)上为p阱(12)；p阱(12)中有三个隔离结构(131、132、133)；隔离结构(132)之上为场板(20)；p阱(12)之上为栅极(14)；栅极(14)两侧为侧墙(15)；p阱(12)有p型重掺杂区(161)，作为p阱(12)的引出端；p阱(12)有n型重掺杂区(162)，作为源极；p阱(12)有n型重掺杂区(163)，作为漏极；
所述低压MOS用作半导体集成电路的静电保护结构时，p型重掺杂区(161)和源极(162)接地，栅极(14)和场板(20)通过串联一电阻接地，漏极(163)接静电。
3.根据权利要求1所述的用作静电保护结构的MOS晶体管，其特征是，所述MOS晶体管为LDMOS，在p型衬底(10)上为n阱(11)；n阱(11)中有p阱(12)；在n阱(11)和/或p阱(12)中有四个隔离结构(131、132、133、134)；隔离结构(132)之上为场板(20)；n阱(11)之上为栅极(14)；栅极(14)两侧为侧墙(15)；p阱(12)中有p型重掺杂区(161)，作为p阱(12)的引出端；p阱(12)中有n型重掺杂区(162)，作为源极；n阱(11)中有n型重掺杂区(163)，作为漏极；
所述LDMOS用作半导体集成电路的静电保护结构时，p型重掺杂区(161)和源极(162)接地，栅极(14)和场板(20)通过串联一电阻接地，漏极(163)接静电。
4.根据权利要求1所述的用作静电保护结构的MOS晶体管，其特征是，所述MOS晶体管为LDMOS，在p型衬底(10)上为p阱(12)；p阱(12)中有n阱(11)；p阱(12)和/或n阱(11)中有四个隔离结构(131、132、133、134)；隔离结构(132)之上为场板(20)；p阱(12)之上为栅极(14)；栅极(14)两侧为侧墙15；p阱(12)中有p型重掺杂区(161)，作为p阱(12)的引出端；p阱(12)中有n型重掺杂区(162)，作为源极；n阱(11)中有n型重掺杂区(163)，作为漏极；
所述LDMOS用作半导体集成电路的静电保护结构时，p型重掺杂区(161)和源极(162)接地，栅极(14)和场板(20)通过串联一电阻接地，漏极(163)接静电。
5.根据权利要求1所述的用作静电保护结构的MOS晶体管，其特征是，所述MOS晶体管为DDDMOS，在p型衬底(10)上为n阱(11)；n阱(11)中有p阱(12)；在n阱(11)和/或p阱(12)中有四个隔离结构(131、132、133、134)；隔离结构(132)之上为场板(20)；n阱(11)之上为栅极(14)；栅极(14)两侧为侧墙(15)；p阱(12)中有p型重掺杂区(161)，作为p阱(12)的引出端；p阱(12)中有n型重掺杂区(162)，作为源极；n阱(11)中有n型重掺杂区(163)，作为漏极；
所述LDMOS用作半导体集成电路的静电保护结构时，p型重掺杂区(161)和源极(162)接地，栅极(14)和场板(20)通过串联一电阻接地，漏极(163)接静电。
6.根据权利要求1所述的用作静电保护结构的MOS晶体管，其特征是，所述MOS晶体管为DDDMOS，在p型衬底(10)上为p阱(12)；p阱(12)中有n阱(11)；p阱(12)和/或n阱(11)中有四个隔离结构(131、132、133、134)；隔离结构(132)之上为场板(20)；p阱(12)之上为栅极(14)；栅极(14)两侧为侧墙15；p阱(12)中有p型重掺杂区(161)，作为p阱(12)的引出端；p阱(12)中有n型重掺杂区(162)，作为源极；n阱(11)中有n型重掺杂区(163)，作为漏极；
所述LDMOS用作半导体集成电路的静电保护结构时，p型重掺杂区(161)和源极(162)接地，栅极(14)和场板(20)通过串联一电阻接地，漏极(163)接静电。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910201758.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：压力高温充油式电暖器
- 下一篇：弱风高效动力机主件装置
- 同类专利
- 专利分类
