[发明专利]双极晶体管

说明书

技术领域

本发明涉及一种半导体集成电路器件，特别是涉及一种双极晶体管。

背景技术

在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。Si双极结型晶体管(BJT)或SiGe异质结双极晶体管(HBT)则是超高频器件的很好选择。

以NPN晶体管为例，现有的BJT或HBT采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后重N型掺杂多晶硅构成发射极，最终完成晶体管的制作。在发射区窗口打开时可选择中心集电区局部离子注入，调节晶体管的击穿电压和特征频率。另外采用深槽隔离降低集电区和衬底之间的寄生电容，改善晶体管的频率特性。如图1所示，为现有双极晶体管器件结构示意图，包括了集电区114、基区111、发射区110。集电区114为形成于N型高掺杂埋层102上的中低掺杂的N型外延层，通过衬底101上的N型高掺杂埋层102和有源区中的N型高掺杂集电极引出端(collector pick-up)104以及在层间膜105上的深槽接触106连接到金属电极107，N型高掺杂集电极引出端104是通过高剂量、大能量的离子注入形成。集电区114两侧由浅槽氧化层103进行隔离，在器件之间还需在浅槽隔离底部加一个深槽115并填入多晶硅进行隔离。基区111为在位P型掺杂外延层，所述基区111通过多晶硅层108接电极引出，所述多晶硅层108底下为氧化硅介质层113。发射区110由一N型重掺杂多晶硅构成，形成于所述基区111上，发射极110的侧壁生长有氧化硅侧壁112，发射区110和所述基区111的接触面大小由氧化硅介质层109形成的窗口决定，在发射区窗口打开时可选择中心集电区局部离子注入，调节双极晶体管的击穿电压和特征频率。

现有双极晶体管的工艺成熟可靠，但主要缺点有：1、集电区外延成本高；2、collector pick-up的形成靠高剂量、大能量的离子注入，才能将集电区埋层引出，因此所占器件面积很大；3、深槽隔离工艺复杂，而且成本较高；4、晶体管工艺的光刻层数较多。

发明内容

本发明所要解决的技术问题是提供一种双极晶体管，能缩小器件面积、降低寄生效应、减少光刻层数以及降低工艺成本低。

为解决上述技术问题，本发明提供的双极晶体管，有源区由浅槽场氧隔离，包括：一集电区，由形成于有源区中的第一导电类型的杂质离子注入层构成，所述集电区的第一导电类型的杂质离子注入采用单步注入或多步注入；底部连接由两个第一导电类型的赝埋层连接而形成的埋层，所述赝埋层通过在有源区两侧的浅槽底部注入第一导电类型杂质离子形成；通过在所述赝埋层上场氧中制作深槽接触引出集电极，所述集电区的深槽接触是在深槽中填入钛-氮化钛过渡金属层以及金属钨形成；如赝埋层的掺杂浓度满足欧姆接触要求，可将深槽接触直接接触到赝埋层上，反之，需在所述集电区的深槽刻蚀后在所述深槽底部自对准注入第一导电类型杂质，实现集电极的欧姆接触。一基区，由形成于所述集电区上的第二导电类型的薄膜构成。一发射区，由形成于所述基区上的第一导电类型的多晶硅构成。

对于NPN晶体管，第一导电类型为N型、第二导电类型为P型；对于PNP晶体管，第一导电类型为P型、第二导电类型为N型。

在所述有源区小于0.5微米时，形成于所述有源区两侧的浅槽底部的两个赝埋层通过横向扩散而交汇于有源区，形成所述集电区的埋层；在所述有源区大于0.5微米时，在有源区内和所述两个赝埋层相同深度处注入与所述赝埋层导电类型相同的杂质，连接所述两个赝埋层，形成所述集电区的埋层。

本发明双极晶体管，省略了现有双极晶体管中的集电区埋层、集电区外延和重掺杂的集电极引出端，而以浅槽隔离底部注入的赝埋层作埋层，离子注入形成集电区，场氧中的深槽接触作为集电极引出端；因此相对于现有双极晶体管，本发明的双极晶体管能缩小器件面积、降低寄生效应、减少光刻层数以及降低工艺成本低。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有双极晶体管器件结构示意图；

图2是本发明双极晶体管器件结构示意图；