[发明专利]MTP器件单元结构及其操作方法

权利要求书

1.一种MTP器件单元结构，其特征是，包括选择晶体管(10)、编程晶体管(20)和擦除晶体管(30)；

所述选择晶体管(10)的源极(11)与所述选择晶体管(10)所在n阱(14)、所述编程晶体管(20)所在n阱(24)三者相连接；所述选择晶体管(10)的栅极(12)作为选择端(SG)；所述选择晶体管(10)的漏极(13)与编程晶体管(20)的源极(21)相连接；

所述编程晶体管(20)的栅极和擦除晶体管(30)的栅极为同一个浮栅(22)；

所述选择晶体管(10)的源极(11)串联一电阻作为编程端(WL)，所述编程晶体管(20)的漏极(23)作为漏端(BL)；或者，所述选择晶体管(10)的源极(11)作为编程端(WL)，所述编程晶体管(20)的漏极(23)串联一电阻作为漏端(BL)；

所述擦除晶体管(30)的源极(31)和漏极(33)相连接作为擦除端(EG)。

2.根据权利要求1所述的MTP器件单元结构，其特征是，所述选择晶体管(10)和编程晶体管(20)均为PMOS，所述擦除晶体管(30)为NMOS或PMOS。

3.根据权利要求2所述的MTP器件单元结构，其特征是，所述选择晶体管(10)位于n阱(14)中，所述编程晶体管(20)位于n阱(24)中，所述n阱(14)和n阱(24)为同一个n阱或不同n阱；

当所述擦除晶体管(30)为NMOS时，所述擦除晶体管(30)位于p型衬底或n阱(34)中，所述n阱(34)与n阱(14)、n阱(24)均不同；

当所述擦除晶体管(30)为PMOS时，所述擦除晶体管(30)位于n阱(34)中，所述n阱(34)与n阱(14)、n阱(24)均不同。

4.根据权利要求2所述的MTP器件单元结构，其特征是，

当所述擦除晶体管(30)为NMOS时，所述擦除晶体管(30)的源极(31)和漏极(33)相连接作为擦除端(EG)，所述擦除晶体管(30)所在p型衬底或n阱(34)接地；

当所述擦除晶体管(30)为PMOS时，所述擦除晶体管(30)的源极(31)、漏极(33)和所在n阱(34)三者相连接，并作为擦除端(EG)。

5.根据权利要求1所述的MTP器件单元结构，其特征是，所述在编程端(WL)或漏端(BL)串联的电阻的阻值为200～1500Ω。

6.根据权利要求1所述的MTP器件单元结构，其特征是，所述擦除晶体管(30)的栅极面积与所述编程晶体管(20)的栅极面积的比值为0.1～0.4。

7.根据权利要求1所述的MTP器件单元结构，其特征是，所述编程晶体管(20)的栅氧化层厚度为

8.如权利要求1所述的MTP器件单元结构的操作方法，其特征是，

读取时，在编程端(WL)加直流电压+1～+3.5V，漏端(BL)所加直流电压比编程端(WL)所加直流电压低0.5～3V且大于或等于0V，选择端(SG)接地，擦除端(EG)接地或者与漏端(BL)同电位或者与编程端(WL)同电位；

编程时，在编程端(WL)加脉冲电压+6～+9V，漏端(BL)接地，选择端(SG)接地，擦除端(EG)接地；

擦除时，在擦除端(EG)加脉冲电压+10～+17V，编程端(WL)接地，漏端(BL)接地或浮接，选择端(SG)接地或加正电位。

9.根据权利要求8所述的MTP器件单元结构的操作方法，其特征是，

读取时，对于同一位线或同一字线但不需要读取的MTP器件单元结构，选择端(SG)和/或漏端(BL)与编程端(WL)同电位；

编程时，对于同一位线或同一字线但不需要编程的MTP器件单元结构，选择端(SG)和/或漏端(BL)与编程端(WL)同电位。