[发明专利]NAND闪速存储器器件及其制造方法

说明书

相关申请的交叉引用

该申请要求根据美国法典第35条119款的于2008年5月19日提交的韩国专利申请No.10-2008-0046129的优先权，其全部内容通过引用合并于此。

技术领域

本发明一般涉及闪速存储器器件，更具体来讲，涉及将选择晶体管形成为NAND型闪速EEPROM中的存储器晶体管的方法。

背景技术

诸如闪速存储器器件的非易失性存储器件可以以NOR型构造或者NAND型构造来设置，并且可以被电重写并以高集成密度形成。NAND型非易失性半导体存储器器件包括多个NAND单元单位(cellunit)。通过在源和漏之间沿着列方向串联连接多个存储器晶体管，构造每个NAND单元单位。选择门(SG)晶体管连接到串联连接的存储器晶体管电路的每个末端。

两种类型的非易失性存储器晶体管是浮置栅型存储器晶体管和浮置陷阱(电荷陷阱)型存储器晶体管。浮置栅型存储器晶体管包括控制栅和导电浮置栅，其中，所述导电浮置栅通过绝缘层与衬底中形成的场效应晶体管(FET)沟道隔离。可以通过将电荷存储为导电浮置栅上的自由载流子，对浮置栅型存储器晶体管进行编程。

除了其具有两个栅而不是只具有一个栅之外，浮置栅型存储器晶体管与标准的MOSFET晶体管类似。一个栅是与其它MOSFET晶体管中的相似的控制栅(CG)，而第二个栅是全部被氧化物绝缘体环绕从而绝缘的浮置栅(FG)。因为FG通过其绝缘氧化物层被隔离，所以它上面放置的任何电子被捕获在那，并由此存储信息。

当电子被捕获在FG上时，它们更改(局部抵消)来自CG的电场，这样更改了单元(cell)的阈值电压(Vt)。因此，当通过对控制栅(CG)安排特定的电压来“读取”单元时，根据单元的阈值电压(Vt)，电流将在单元的源和漏连接之间流动或者不流动。电流的这种存在或不存在被感测并翻译成1和0，以再现所存储的数据。

浮置陷阱(电荷陷阱)型存储器晶体管可以包括在栅电极和形成在衬底中的场效应晶体管(FET)沟道之间的非导电电荷贮存层。可以通过将电荷存储在非导电电荷贮存层的陷阱中，对浮置陷阱型存储器晶体管进行编程。

当对栅电极施加正电压时，电子经由隧穿绝缘层遂穿，从而变为被捕获在电荷贮存层中。随着电子在电荷贮存层中累积，存储器晶体管的阈值电压增大，存储器晶体管变得被编程。相反，当对栅电极施加负电压时，被捕获的电子经由隧穿绝缘层释放至半导体衬底。同时，空穴变得被隧穿绝缘层捕获。因此，存储器晶体管的阈值电压减小，存储器晶体管变得被擦除。

传统的NAND闪速存储器串通常通过浅沟槽隔离(STI)与其它串隔离，以防止相邻的半导体器件组件之间的电流泄露，并且具有如下三种类型的晶体管：存储器晶体管型晶体管(实现非易失性数据贮存的存储器晶体管)；串选择晶体管SST；以及地选择晶体管GST。通常，在NAND闪速存储器器件中，串选择和地选择晶体管(SSL和GSL)布置在NAND串的末端，并用于在编程期间选择NAND串、擦除操作和读操作。

沿着行方向布置的NAND单元单位(NAND串)的组被称为NAND单元块(存储块，MB)。布置在相同行的选择晶体管SST和GST的栅共同连接到选择栅线中对应的一个，并且布置在相同行的存储器晶体管的控制栅共同连接到控制栅线中对应的一个。如果n个存储器晶体管串联连接在NAND单元单位中，则包含在一个NAND单元块中的存储器晶体管的控制栅线的数量是n。

当对数据进行编程时，首先，同时擦除整个存储块(MB)中的存储器贮存单元的所有存储器晶体管中存储的所有数据项。通过如下方式来执行擦除处理：将所选择的存储块中的存储器晶体管的所有控制栅线(字线)设置成低电压Vss(例如，0V)，并向其中形成有存储器单元阵列的p型阱区施加高的正电压Vera(擦除电压，例如，20V)，以将浮置栅中的电子释放到沟道区中。结果，整个存储块中的存储器贮存单元的所有存储器晶体管中存储的所有数据项都被设置成“1”数据。可以同时擦除多个或所有的存储块。

在上述同时的数据擦除步骤之后，对与所选择的控制栅线连接的多个存储器晶体管，同时执行数据编程处理。将在与所选择的控制栅线连接的存储器晶体管中被编程的二进制数据的单位通常被定义为一“页”数据。在其中数据被编程进存储块中的存储器晶体管(页)的“页”次序，基于其中以任意次序编程数据(任意编程处理)的系统或者基于其中沿着一个方向连续编程数据(连续编程处理)的系统。在连续编程处理中，通常，以从源侧的存储器晶体管开始的次序，按连续的页编程数据。