[发明专利]光掩膜图形的形成方法及光掩膜层

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种光掩膜图形的形成方法及光掩膜层。

背景技术

半导体器件制造技术中，通常利用光刻工艺将掩膜版上的掩膜图形转移到半导体结构表面的光刻胶层中。通常光刻的基本工艺包括涂胶、曝光和显影等步骤。涂胶的目的是在半导体结构表面建立薄而均匀的光掩膜层。曝光的目的是利用曝光光源将掩膜图形转移到光刻胶层中。显影是图案化光刻胶层，将光刻胶层进行曝光或者未曝光的区域去除，从而在半导体结构表面形成图案化的光刻胶层。之后在图案化的光刻胶层的掩蔽下对半导体结构进行刻蚀，就将掩膜图形转移到半导体结构中，从而在半导体结构中形成电路图形。在刻蚀之后还需要将光刻胶层去除。

划分光刻胶的一个基本的类别是它的极性。光刻胶在曝光之后，被浸入显影溶液中。在曝光过程中，正性胶通过感光化学反应，切断树脂聚合体主链和从链之间的联系，达到削弱聚合体的目的，所以曝光后的光刻胶在随后显影处理中溶解度升高。在显影过程中，正性光刻胶曝过光的区域溶解得要快得多，曝光后的光刻胶溶解速度几乎是未曝光的光刻胶溶解速度的10倍。理想情况下，未曝光的区域保持不变。负性光刻胶正好相反，在显影剂中未曝光的区域将溶解，而曝光的区域被保留。正性胶的分辨力往往是最好的，因此在IC制造中的应用更为普及。

对于正性光刻胶而言，在显影后，曝光部分的光刻胶往往没有完全被去除，从而存在残余。该残余会给后续的工艺带来很大影响，例如在0.13um节点以下的工艺流程中，我们通常要在栅极之后增加多道浅掺杂的离子注入工艺来提高电性。浅掺杂离子注入层次的设计规则比较小，从而光刻胶残余会阻挡浅掺杂的离子注入使得电性失败。

通常地，可以通过延长曝光时间或者显影时间来解决上述问题，但是延长显影时间控制不当容易造成过显影，从而容易造成光刻胶倒塌或者其他缺陷。

发明内容

本发明解决的技术问题是提供一种光掩膜图形的形成方法和光掩膜层，从而减小显影后，曝光位置存在光刻胶残余的问题。

为了解决上述问题，本发明提供一种光掩膜图形的形成方法，包括步骤：提供半导体基底；在半导体基底上形成光刻胶层；在所述光刻胶层上形成亲水层，所述亲水层和光刻胶层构成光掩膜层；透光掩膜板对所述光掩膜层曝光；对曝光后的光掩膜层显影，去除被曝光的光掩膜层，形成光掩膜层图形。

优选的，所述亲水层的材料为：CH₃COCH₃。

优选的，还包括在所述亲水层和光刻胶层之间形成顶部抗反射层。

优选的，顶部抗反射层的分子式是C₈F₁₇SO₃。

优选的，还包括在所述半导体基底和所述光刻胶层之间形成底部抗反射层。

相应的本发明还提供了一种光掩膜层，包括：半导体基底；在半导体基底上具有光刻胶层；在所述光刻胶层上具有亲水层，所述亲水层和光刻胶层构成光掩膜层。

优选的，所述亲水层的材料为：CH₃COCH₃。

优选的，还包括位于所述亲水层和光刻胶层之间的顶部抗反射层。

优选的，顶部抗反射层的分子式是C₈F₁₇SO₃。

优选的，还包括位于所述半导体基底和所述光刻胶层之间的底部抗反射层。

与现有技术相比，本发明主要具有以下优点：

本发明通过在光刻胶层上形成一层亲水层，从而使得被曝光后的光刻胶层可以被显影液到达，从而被显影液清洗。因此也就避免也因为需要去除的光刻胶没有被去除而对后续工艺带来的影响。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明的光掩膜图形的形成方法流程图；

图2至图5为本发明的光掩膜图形的形成方法示意图。

具体实施方式

经过大量的实验发现，正性光刻胶容易受到环境的影响从而使得光刻胶表面呈弱碱性，使得光刻胶呈像的表面具有不亲水性，从而使得在曝光后的显影中，显影液不易进入被环境污染呈弱碱性的区域，从而使得被曝光的区域中，受环境污染呈弱碱性的区域无法被显影液清洗，从而使得部分区域显影失败，这样在显影完成后，应该去除光刻胶的部分区域，可能就无法去除光刻胶，从而给后续的刻蚀步骤带来影响。