[发明专利]铜膜的成膜方法

说明书

本案是申请日为2005年2月25日、申请号为200580000371.9、发明名称为 铜膜的成膜方法的专利申请的分案申请。

技术领域

本发明涉及铜(Cu)膜的成膜方法，特别是涉及在半导体基板上 形成铜膜的成膜方法。

背景技术

与半导体装置高速化和配线图案细微化相呼应，导电性比铝高， 耐电迁移性好的Cu，作为配线材料备受观注。

作为Cu膜的成膜方法，已知有利用含Cu原料气体的热分解反应 或使用含Cu原料气体还原性的还原反应，在基板上形成Cu膜的CVD (化学气相沉淀)法，利用这种CVD法形成的Cu膜显示出优良的覆 盖度(coverage)，并且相对于细长而深的图案，显示出优异的埋入性， 因此适宜在形成微细的配线图案中使用。

作为能够形成良好膜质Cu薄膜的CVD法之一，已知有ALD (Atomic Layer Deposition)法。ALD法通过反复进行以下工序形成目 的厚度的Cu薄膜，即，在衬底上以分子(原子)层水平的厚度吸附原 料气体的工序，和使吸附的原料气体与还原性气体反应，形成Cu薄膜 的工序(例如，参照JP2004-6856A)。

利用CVD法形成Cu膜时，已知作为原料使用β-二酮络合物或其 衍生物(例如，参照JP2003-138378A)。然而，将这种β-二酮络合物作 为原料，利用ALD进行成膜时，由于气化的β-二酮络合物对衬底的湿 润性很低，所以被衬底吸附时，会产生凝聚。此外，由于成膜初期Cu 的核密度很低，所以表面会形成粗糙的Cu膜，难以形成极薄的Cu膜。

利用还原性气体进行的还原反应，需要较长的时间，因此为了提 高整个成膜工艺的生产能力，期望缩短还原工序的时间，然而，缩短 还原工序时间时，除了在衬底和和Cu膜的界面处，会由原料气产生碳 等杂质外，还会很容易受到衬底氧化的影响，降低Cu膜对衬底的紧密 贴合，同时有使膜表面显著变粗糙等问题，因此，通过缩短还原工序 的时间，难以同时实现生产能力和膜质量的提高。

发明内容

本发明就是鉴于上述问题而进行的，其目的在于提供一种能够形 成良好膜质的Cu薄膜的成膜方法。

本发明的另一目的在于提供一种能够同时提高成膜工艺的生产能 力、降低Cu薄膜面粗糙度及提高对衬底紧密接合性的成膜方法。

为达到上述目的，本发明的第一个观点提供一种成膜方法，其特 征在于：使用含有Cu羧酸络合物或其衍生物的原料物质，通过CVD 法，在基板上形成Cu膜。

本发明的第二个观点提供一种成膜方法，其特征在于：交替实施 以下工序，即，向基板供给含有Cu羧酸络合物或其衍生物的原料物质 的工序；和，停止供给上述原料物质后，向上述基板供给还原性气体 的工序。

本发明的第三个观点提供一种成膜方法，其特征在于，将基板配 置在处理容器内，反复进行(a)～(d)的工序，即(a)向基板供给 含有Cu羧酸络合物或其衍生物的原料物质的工序；(b)停止供给上述 原料物质后，除去上述处理容器内残留气体的工序；(c)向基板供给 还原性气体的工序；(d)停止供给上述还原性气体后，除去上述处理 容内残留气体的工序。

本发明的第四个观点提供一种成膜方法，在交替实施向基板供给 含有Cu的原料物质的工序和停止供给含有Cu的原料物质后，向上述 基板供给还原性气体的工序，其特征在于，具有：将成膜初期供给还 原性气体的时间取作第一时间T1，交替进行上述两个工序的第一成膜 期；和将上述供给还原性气体的时间取为比上述T1短的第二时间T2， 在上述第一成膜期之后，交替进行上述两个工序的第二成膜期。