[发明专利]使用简化网表来生成布图规划的方法和设备

权利要求书

1.一种用于为分层级电路设计生成布图规划的方法，其中所述分层级电路设计利用一组块来表示，并且其中所述布图规划指定满足一组设计约束的用于该组块的布置，所述方法包括：

接收针对所述分层级电路设计的非简化网表，其包括对于该组块中电路元件的描述；

根据所述非简化网表生成简化网表，其中对于该组块中的块而言，所述简化网表仅包括对于在该块中与所述块的接口逻辑相关联的那些电路元件的描述；以及

使用所述简化网表来为所述分层级电路设计生成满足该组设计约束的所述布图规划。

2.根据权利要求1所述的方法，其中该组设计约束包括以下至少一个：定时约束；功率约束；布线拥塞约束；面积约束；形状约束；和布置约束。

3.根据权利要求1所述的方法，其中所述块的接口逻辑包括：

所述块的接口管脚；

所述块中经由第一组合逻辑与所述块的接口管脚进行耦合的寄存器；

将所述块的接口管脚与所述寄存器进行耦合的所述第一组合逻辑；以及

将所述块的接口管脚的两个或更多进行耦合的第二组合逻辑。

4.根据权利要求1所述的方法，其中所述块的硬宏实例被分类为接口逻辑元件，从而确保该硬宏实例保留在所述简化网表中。

5.根据权利要求1所述的方法，其中所述简化网表包括关于该组块如何彼此进行耦合的信息。

6.根据权利要求1所述的方法，其中生成所述布图规划包括：

接收针对所述分层级电路设计的初始布图规划；以及

调整所述初始布图规划的通道以减轻拥塞，同时在块成形期间保留所述块的面积。

7.根据权利要求1所述的方法，其中生成所述布图规划包括：

通过下述来确定用于所述块的一组内部逻辑约束：

标识可应用于所述块的所述非简化网表的第一组约束；

标识可应用于所述块的所述简化网表的第二组约束，其中所述第二组约束是所述第一组约束的子集；以及

通过标识位于所述第一组约束中但不位于所述第二组约束中的约束来确定该组内部逻辑约束；以及

部分基于所述块的该组内部逻辑约束和所述块的布图规划信息来对所述布图规划执行块优化。

8.根据权利要求1所述的方法，其中通过使用所述简化网表来为所述分层级电路设计生成所述布图规划比使用所述非简化网表需要的计算要少。

9.一种用于为分层级电路设计生成布图规划的设备，其中所述分层级电路设计利用一组块来表示，并且其中所述布图规划指定满足一组设计约束的用于该组块的布置，所述设备包括：

用于接收针对所述分层级电路设计的非简化网表的装置，该非简化网表包括对于该组块中电路元件的描述；

用于根据所述非简化网表生成简化网表的装置，其中对于该组块中的块而言，所述简化网表仅包括对于在该块中与所述块的接口逻辑相关联的那些电路元件的描述；以及

用于使用所述简化网表来为所述分层级电路设计生成满足该组设计约束的所述布图规划的装置。

10.根据权利要求9所述的设备，其中该组设计约束包括以下至少一个：定时约束；功率约束；布线拥塞约束；面积约束；形状约束；和布置约束。

11.根据权利要求9所述的设备，其中所述块的接口逻辑包括：

所述块的接口管脚；

所述块中经由第一组合逻辑与所述块的接口管脚进行耦合的寄存器；

将所述块的接口管脚与所述寄存器进行耦合的所述第一组合逻辑；以及

将所述块的接口管脚的两个或更多进行耦合的第二组合逻辑。

12.根据权利要求9所述的设备，其中所述块的硬宏实例被分类为接口逻辑元件，从而确保该硬宏实例保留在所述简化网表中。

13.根据权利要求9所述的设备，其中所述简化网表包括关于该组块如何彼此进行耦合的信息。

14.根据权利要求9所述的设备，其中用于生成所述布图规划的装置包括：

用于接收针对所述分层级电路设计的初始布图规划的装置；以及

用于调整所述初始布图规划的通道以减轻拥塞，同时在块成形期间保留所述块的面积的装置。