[发明专利]用于针对双图案化过程进行光刻验证的方法和系统

说明书

技术领域

本发明主要地涉及用于设计和制造集成电路(IC)的技术。更 具体而言，本发明涉及用于针对双图案化过程(double-patterning process)进行光刻验证的技术和系统。

背景技术

IC制造技术的发展已经实现IC芯片上的最小特征尺寸减小。 事实上，当前最小特征尺寸明显小于常规光学成像系统中所用的光 波长。对32nm节点技术的需要在相伴而生的高折射率材料或者极紫 外线(EUV)光源已经变得可用于产生这样小的节点之前就已经出 现。尽管已经将193nm水浸渍光刻考虑为一种超越32nm节点的有 前途的技术，但是这一光刻技术一般要求有效介电常数(k₁)在理论 限制0.25以下的图案化特征。然而，越过这一物理限制可能是不可 能的，除非通过将设计掩膜布局拆分成两个掩膜并且使用两个单独 曝光的序列印刷掩膜(这通常称为双图案化技术(DPT))，来放 宽最小间距要求。

虽然DPT使32nm和甚至更小的半间距设计可行，但这一技术 引起对通常称为“光刻规则检验”(LRC)的光刻验证过程的新挑 战。通常，两种方式用来进行图2中所示的常规单图案化LRC。第 一方式称为“基于轮廓”的LRC，这在图2的上方绘图中示出。这 一方式先对用于全设计布局的轮廓(例如多边形204的轮廓202)进 行仿真、然后对仿真的轮廓进行挤压、桥接和其它类型的光刻检验 (例如，对轮廓202沿着最窄方向的挤压检验206)。

第二LRC方式称为基于“检验因数(check-figure)”的LRC。 通常，基于检验因数的LRC“预先过滤”布局以识别布局内的“安 全”区域和布局内的“风险”区域。随后，向安全区域分配稀疏强 度评估点，因为这些区域不大可能有问题，而向风险区域分配密集 强度评估点，因为这些是可能出现错误的区域。例如，图2图示了 两类基于检验因数的挤压LRC验证。具体而言，图2中的中间绘图 图示了“基于量规(gauge)”的LRC，其中在沿着一组量规线208 的多个采样位置评估强度。注意，量规线208集中于多边形204的 风险区域(即挤压区)周围。另一方面，图2中的下方绘图图示了 基于“中心线”的挤压检验，其中沿着中心线210(即长虚线)在强 度分布的最低点(假设使用暗场掩膜)沿着单个量规进行强度评估。 注意，与基于轮廓的LRC方式对照，基于检验因数的LRC通常并不 计算布局的全轮廓，因此计算效率高。

当对双图案化过程进行LRC验证时，必须一起验证与两个图 案化步骤关联的两个掩膜，以保证来自每个掩膜的印刷图案都没有 挤压问题，并且保证来自两个掩膜的组合图案没有桥接问题。在上 述两种LRC方式之间，基于轮廓的验证目前是优选的选择。这是因 为两个图案化步骤涉及到使用不同光刻模型来校正的两个单独掩 膜，并且因为两个图案化步骤由于出现于其间的蚀刻步骤而不共享 共同强度场。例如，在一种技术(见George E.Bailey等人在2007 年3月的Proceedings of SPIE第6521卷的Design for Manufacturability through Design-Process Integration中的“Double pattern EDA solutions for 32nm HP and beyond”)中，两个掩膜的图案 的轮廓先用它们的相应模型来仿真。接着，对用于两个掩膜的轮廓 一起进行OR运算，并且对组合的轮廓进行LRC。遗憾的是，这一 基于轮廓的LRC技术会极为耗时，因为轮廓仿真需要对整个掩膜布 局的密集强度评估。

因此，需要用于为DPT过程进行光刻验证的高效技术和系统。

发明内容

本发明的一个实施例提供一种针对掩膜布局的双图案化过程 进行光刻验证而不进行掩膜布局的全轮廓仿真的系统。在操作期间， 该系统通过接收双图案化过程的第一光刻步骤中使用的第一掩膜和 双图案化过程的第二光刻步骤中使用的第二掩膜来启动。注意，通 过划分掩膜布局来获得第一掩膜和第二掩膜。接着，该系统接收掩 膜布局上的评估点。该系统然后确定评估点是只位于第一掩膜的多 边形上、只位于第二掩膜的多边形上还是位于别处(交互区域)。 该系统接着基于评估点是只位于第一掩膜的多边形上，还是只位于 第二掩膜的多边形上，在用于掩膜布局的评估点计算印刷指示符。