[发明专利]电平位移电路

说明书

技术领域

本发明涉及一种电平位移电路，尤其涉及适用于电源中最低的电源电压的电平可变的电平位移电路的电路构成。

背景技术

在数字通信设备中，作为用于选择输入了发送信号的发送端子及输出了接收信号的接收端子中的任意一个并与天线端子连接的开关，从低耗电、小尺寸的观点出发，使用应用了FET(Field Effect Transistor：场效应晶体管)的开关，尤其是使用在GaAs基板上使用了FET的开关。

在使用FET的开关中，输入到其输入端子的信号的电平较高时，需要加大FET的源极-栅极间、漏极-栅极间的电位差。根据经验，该电位差在移动电话2.7V调节电源电压下不足，需要使用通过DC-DC转换器等升压的电压。

并且，对于使用了GaAs基板上的FET的开关的输入端子、输出端子，为了对该FET进行ON(导通)OFF(截止)控制，在施加到FET的栅极的电压中，施加接近较高电压的电压。因此，例如通过对导通的FET的栅极施加GND电位，对截止的FET的栅极施加负电压，可使开关的输入端子、输出端子的电位接近GND。

开关的输入端子、输出端子的电位可能对与该开关连接的其他部件的特性产生影响，因此如上所述，接近GND或固定到GND是很重要的。

当实现DC-DC转换器时，包括在CMOS(Complementary MOS：互补金属氧化物半导体)上实现的方法、及在GaAs上实现的方法这两种，以下说明在GaAs上的实现。

构成DC-DC转换器的振荡器及升压电路可通过使用GND及调节电压来实现。将升压电路的输出电压(与升压电路的电荷泵(CP)的输出连接的输出端子CPOUT的输出电压)作为CPOUT。在用于搭载到移动电话的开关等这种重视小型化的DC-DC转换器中，例如难于使与升压电路的输出端子CPOUT连接的电容(起动用电容C_CPOUT)的值充分增大。因此，从升压电路流出的电流增加，从而输出电压CPOUT单调减少。

利用升压电路的输出电压CPOUT来使构成开关的FET(GaAsFET)导通/截止时，需要切换FET的栅极电位。因此，升压电路的后段连接对输出电压进行电平变换的电平位移电路。电平位移电路使用调节电压或GND电位作为正电源，使用升压电路的输出电压CPOUT作为负电源。电平位移电路的输入端子通过GND～VDD之间的高(High)/低(Low)电平信号来进行控制，输出端子上输出电源电压VDD作为高电压，输出升压电路的输出电压CPOUT作为低电压。

在GaAs基板上，一般可利用增强模式N沟道FET、耗尽模式N沟道FET这两种。N沟道FET(简称“NFET”)以源极电位为基准，根据栅极电位切换其导通/截止。

在对升压电路的输出电压进行电平位移的电平位移电路中，将升压电路的输出电压(CPOUT)作为NFET的源极电位来使用时，根据通过升压电路驱动的电流值而变动的电压(CPOUT)成为基准电压。

专利文献1：日本专利2953006号公报(日本特开平4-124912号公报)(图1)

专利文献2：日本专利3319406号公报(日本特开2000-101403号公报)(图1)

以下提供本发明的分析。

将可根据所提供的电流值而改变值的电源电压作为最低电平的电源电压来构成电平位移电路时，存在输入电压范围与可变的电源电压的值一起变化的问题。对这一点如下进行说明。

图2表示只能使用耗尽型N沟道FET时的电平位移电路(专利文献1的图1)。在图2中，输入电位位移电路部11使输入信号IN(ECL电平)的电平位移，FET Q102的漏极节点N101的电压(高/低电平＝-1.6V/-2.7V)输入到差动电路部12的差动对的一方FET Q 105的栅极，在差动电路部12中，参照电压VREF和节点N101的电压的差压增大，并被电平位移，变换为BFL(Buffered FET Logic，缓冲场效晶体管逻辑)电平，差动电路部12的输出信号N104输入到BFL电路部13。

在输入电平位移电路部11中，如使二极管D 101～D104的各阳极-阴极间电位差为VF，则节点N101的电压V(N101)为VIN-4VF。

在差动电路部12中，电位V(N101)如大于参照电压VREF，则FET Q106截止，节点102的电压V(N102)≈GND。