[发明专利]封装结构的制法

说明书

技术领域

本发明涉及一种封装结构的制法，尤其涉及一种能提高整体产能与降低整体成本的封装结构的制法。

背景技术

在现行覆晶式(flip chip)半导体封装技术中，在半导体芯片的作用面上设有多个电极垫，并提供一顶面具有多个电性接触垫的封装基板，而在各该电极垫对应的电性接触垫之间通过焊料凸块电性连接。

与传统的打线接合(Wire Bond)技术相比，该覆晶技术在该半导体芯片与封装基板之间的电性连接直接以焊料凸块做的而非一般的金线，而此种覆晶技术的优点在于能提高封装密度以降低封装组件尺寸，同时，该种覆晶技术不需使用长度较长的金线，从而能降低电性阻抗以提升电性功能。

现有的覆晶式封装结构的制法先提供一核心板，再在该核心板上依序形成具有多个凸块焊垫的增层结构与绝缘保护层，且该绝缘保护层中形成有多个开孔，以令各该凸块焊垫对应外露在各该开孔，并在该增层结构所外露的凸块焊垫上形成表面处理层，而成为一整版面封装基板(panel)；接着，将该整版面封装基板切割成多个封装基板单元(unit)或多个封装基板条(strip)，而各该封装基板条包含多封装基板单元；最后，再运送至封装厂进行后续的置晶、封装、和/或切单(singulation)等制造方法。

但是，若将该整版面封装基板切割成多个封装基板单元后，再进行置晶与封装步骤，则因为一次仅能针对单一封装基板单元进行各项制造方法，因而降低产能，且导致制造方法的整体成本增加；又若将该整版面封装基板切割成多个封装基板单元或封装基板条，之后再进行置晶、封装与切单等制造方法，则因为该封装基板条所保留的边框占用不少有效面积，导致整体成本增加，并造成材料的浪费。另一方面，随着封装基板的整体厚度愈来愈薄，对于封装基板单元或封装基板条进行置晶或封装等加工制造方法将更加困难。

然而，若未将整版面封装基板切割成多个封装基板单元或多个封装基板条，而直接在整版面封装基板来进行置晶、封装、及切单等制造方法步骤，则必须购置大型的制造方法机台，因而造成整体设备成本的上升；再者，该大面积的整版面封装基板的对位精度较低，所以易导致最终的封装结构单元产生较大的制造方法误差，进而影响整体良好率。

因此，如何避免现有技术中的封装结构的制法因制造方法繁杂而导致产能低落、及占用废料部分过多，而导致整体成本上升等问题，实已成为目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺点，本发明的主要目的是提供一种能提高整体产能与降低整体成本的封装结构的制法。

为达上述及其它目的，本发明揭示一种封装结构的制法，包括：提供一上下成对的整版面封装基板，其相对的两最外层表面上分别形成多个金属凸块与绝缘保护层，且该绝缘保护层中形成多个开孔，以令各该金属凸块对应露出在各该开孔；分离该上下成对的整版面封装基板，并裁切该整版面封装基板，而成为多个封装基板区块，且各该封装基板区块具有呈(m×n)数组排列的封装基板单元，其中，m与n都为大于1的整数；将该封装基板区块设置在第二承载板上；在各该封装基板单元上接置半导体芯片，以成为具有多个封装结构单元的封装结构区块，而该半导体芯片具有作用面，且该作用面上具有多个电极垫，又各该电极垫通过焊料以对应电性连接至各该金属凸块；在该绝缘保护层及所述这些半导体芯片上形成封装材，且该封装材并填入所述这些半导体芯片与绝缘保护层之间，以包覆所述这些焊料；移除该第二承载板；以及裁切该接置有所述这些半导体芯片的封装结构区块以分离成多个封装结构单元。

依上所述的封装结构的制法，该上下成对的整版面封装基板的制法包括：提供一第一承载板，其两表面上分别具有面积小于该第一承载板的剥离层、在该第一承载板上并环绕该剥离层四周的黏着层、及设在该剥离层与黏着层上的金属层；在该金属层上分别依序形成多个电性接触垫与增层结构，而该增层结构包括至少一介电层、形成在该介电层上的线路层、及多个形成在该介电层中并电性连接该线路层与电性接触垫的导电盲孔，且该增层结构最外层的线路层还具有多个凸块焊垫；以及在该增层结构最外层上形成该绝缘保护层，且该绝缘保护层中形成所述这些开孔，以令各该凸块焊垫对应露出在各该开孔，在各该凸块焊垫上电镀形成各该金属凸块。

又在上述的制法中，该封装基板区块的制法包括：沿该上下成对的整版面封装基板的边缘进行裁切，且裁切边通过该剥离层；移除该第一承载板与剥离层以将该上下成对的整版面封装基板分离成独立的两个整版面封装基板；以及裁切该整版面封装基板，并移除该金属层，而成为所述这些封装基板区块。