[发明专利]应用于集成电路的物理设计验证的方法及其装置

权利要求书

1.一种应用于集成电路的物理设计验证的方法，其特征在于包含下列步骤：

对比一集成电路的原始电路网表及所述集成电路的布局资料；及

根据对比结果标示所述集成电路内的元件的输出/入端的虚拟文字。

2.根据权利要求1所述的方法，其特征在于，其中所述标示步骤是根据所述原始电路网表中所述对比正确的元件标示所述集成电路输出/入端的虚拟文字。

3.根据权利要求2所述的方法，其特征在于，其中所述标示步骤是根据所述原始电路网表中所述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对比正确的元件内的所有输出/入端的虚拟文字。

4.根据权利要求1所述的方法，其特征在于，其进一步包含下列步骤：

根据所述集成电路的布局数据产生所述集成电路内的元件的输出/入端的数据；

其中所述标示步骤是根据所述对比结果及所述输出/入端的数据标示所述输出/入端的虚拟文字。

5.根据权利要求4所述的方法，其特征在于，其中所述输出/入端的数据包含所述元件的名称、所述元件的输出/入端的名称、所述元件的输出/入端的坐标及所述元件的输出/入端所在的阶层位置。

6.根据权利要求1所述的方法，其特征在于，其进一步包含下列步骤：

根据所述集成电路内的虚拟文字定位所述集成电路内的可能短路位置。

7.根据权利要求6所述的方法，其特征在于，其中所述集成电路内的虚拟文字包含所述输出/入端的虚拟文字及外部输入的虚拟文字。

8.根据权利要求6所述的方法，其特征在于，其中所述定位所述集成电路内的可能短路位置的步骤是根据一最短路径算法执行。

9.一种应用于集成电路的物理设计验证的方法，其特征在于包含下列步骤：

根据一集成电路的原始电路网表及所述集成电路的布局数据的对比结果标示所述集成电路内的元件的输出/入端的虚拟文字；及

根据所述集成电路内的虚拟文字定位所述集成电路内的可能短路位置。

10.根据权利要求9所述的方法，其特征在于，其中所述标示步骤所述原始电路网表中所述对比正确的元件标示所述集成电路输出/入端的虚拟文字。

11.根据权利要求10所述的方法，其特征在于，其中所述标示步骤是根据原始电路网表中所述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对比正确的元件内的所有输出/入端的虚拟文字。

12.根据权利要求9所述的方法，其特征在于，其进一步包含下列步骤：

根据所述集成电路的布局数据产生所述集成电路内的元件的输出/入端的数据；

其中所述标示步骤是根据所述对比结果及所述输出/入端的数据标示所述输出/入端的虚拟文字。

13.根据权利要求12所述的方法，其特征在于，其中所述输出/入端的数据包含所述元件的名称、所述元件的输出/入端的名称、所述元件的输出/入端的坐标及所述元件的输出/入端所在的阶层位置。

14.根据权利要求9所述的方法，其特征在于，其中所述集成电路内的虚拟文字包含所述输出/入端的虚拟文字及外部输入的虚拟文字。

15.根据权利要求9所述的方法，其特征在于，其中所述定位所述集成电路内的可能短路位置的步骤是根据一最短路径算法执行。

16.一种应用于集成电路的物理设计验证的装置，其特征在于包含：

一对比单元，对比一集成电路的原始电路网表及所述集成电路的布局资料；及

一标示单元，根据所述对比单元所提供的对比结果标示所述集成电路内的元件的输出/入端的虚拟文字。

17.根据权利要求16所述的装置，其特征在于，其中所述标示单元是根据所述原始电路网表中所述对比正确的元件标示所述集成电路输出/入端的虚拟文字。

18.根据权利要求17所述的装置，其特征在于，其中所述标示单元是根据所述原始电路网表中所述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对比正确的元件内的所有输出/入端的虚拟文字。