[发明专利]一种基于闪存的高速大容量存储器及芯片数据管理方法

权利要求书

1.一种基于闪存的高速大容量存储器，其特征在于：该存储器包括主控板和设置在该主控板两侧的第一存储板和第二存储板，第一存储板和主控板、主控板和第二存储板之间分别通过第一板极连接器和第二板极连接器连接，以叠层的方式互联；

所述主控板包括：

PCIe通信接口管理模块，用于负责对外通信管理；该模块实现了PCIe接口的物理层、数据链路层和应用层的协议；

以FIFO方式工作的读、写接口高速缓存，分别对应用户的读写操作通道；

数据管理单元，在数据写入时把写高速缓存中的数据分配到各个通道缓存中；在数据读出时，负责向各个通道发送读取数据命令，并把数据从各个通道缓存中读出并写入到读高速缓存中；负责逻辑地址到物理地址的转换及均衡磨损调整算法；

内部高速总线，包括一对独立的数据总线和一对独立的地址总线；数据总线包括数据写入总线和数据读出总线；地址总线包括读操作地址总线和写操作地址总线；采用这种读写分开的地址和数据总线，可以保证系统能够以全双工的方式进行数据传输，极大的提高了数据传输速率；

板级通信接口管理单元，主要负责主控板和存储板之间的数据通信管理，包括命令交互和数据交换；采用低压差分信号LVDS进行数据传输，保证数据在通道间的高速传输；板级通信接口管理单元又分为HOST端和DEVICE端，在主控板上所实现的是HOST端；

所述PCIe通信接口管理模块通过读、写高速缓存模块接入数据管理单元；所述数据管理单元通过内部高速总线与多个并行的通道缓存模块连接；所述通道缓存模块与板级通信接口管理单元连接；

所述第一存储板或第二存储板均包括：

接口通信管理单元，负责主控板的通信管理；

地址管理单元，负责坏块管理，及坏块地址的地址重映射；

命令解析单元，负责命令的解析，并向下一级单元传递新的控制命令，并监控下一级单元命令执行状态； 

ECC纠检错单元，负责数据流的编解码；

数据操作管理单元，负责数据的读写操作，并与ECC纠检错单元进行通信；

闪存读写控制单元，负责具体每个通道的闪存阵列的管理，并产生闪存各种操作的控制时序；

所述接口通信管理单元分别通过地址管理单元、命令解析单元和数据缓存模块接入数据操作管理单元；数据操作管理单元分别接入ECC纠检错单元和通过多个并行的阵列通道数据缓存模块接入闪存读写控制单元。