[发明专利]一种基于闪存的高速大容量存储器及芯片数据管理方法

说明书

技术领域

本发明涉及一种高速大容量存储器，尤其是一种基于闪存的高速大容量存 储器。

背景技术

随着半导体技术的发展，闪存芯片的生产制造技术越来越成熟，单芯片的 容量也越来越大。由于闪存本身所具有的抗振性好、功耗低、质量轻、耐高低 温恶劣环境等优点，越来越多的产品选用闪存作为存储介质。比如U盘、数码 产品、硬盘等。在工业测控和军工及航天领域，由于闪存所具备的各种优点， 决定了它更适合作为存储介质。目前，有基于闪存为存储介质的电子硬盘。标 准尺寸的电子硬盘受结构和接口限制，速度和容量都不高。在速度上，目前最 快的能做到100MByte/S的读取速度，80MByte/S的写入速度；在容量方面，受 单颗芯片的容量和体积尺寸的限制，目前最大能做到128G。

在卫星和机载的存储应用中，往往需要大容量高速的存储器。这类存储器 的使用特点是顺序记录文件，不需要实现标准的文件系统，接口一般采用定制 的或者标准接口，协议自定义。而且由于这些工作平台的环境很恶劣，比如振 动很大，温度环境很恶劣，对存储系统要求很高。传统的存储介质采用磁存储， 比如磁带。但是这类磁存储产品有着存储速度慢，容量低的缺点。尤其是现代 随着微电子技术的发展，半导体器件工作速度越来越快，需要存储的数据量越 来越大，传统的磁存储器已经无法满足应用的需求，即使是现在的电子硬盘， 也无法满足要求，而基于闪存为介质的高速大容量存储器将会很好的解决这个 问题。

在国内，目前也出现有一些基于闪存为存储介质的大容量存储器，但是， 这类产品目前存在容量低、速度慢的特点，接口速度一般不超过100MB/S，为了 扩展容量，往往体积庞大，功耗很高。而且，这类产品没有或者有很简单的ECC 校验功能，不能保证数据的可靠性。更重要的是，这类产品没有数据加密和快 速自毁功能，这就使得用户数据的安全性无法得到保障。

发明内容

本发明的目的为解决现有军工及工业恶劣环境中需求的大容量、高速读数 据存储器的问题，采取全新的设计方法，大大提高了数据读写速度，更重要的 是，具备了数据的加密和快速自毁功能，具有了更好的保密性。

本发明的技术解决方案为：一种基于闪存的高速大容量存储器，其特征在 于，该存储器包括主控板和设置在该主控板两侧的第一存储板和第二存储板， 第一存储板和主控板、主控板和第二存储板之间分别通过第一板极连接器和第 二板极连接器连接，以叠层的方式互联；

所述主控板包括：

PCIe通信接口管理模块，用于负责对外通信管理；该模块实现了PCIe接口 的物理层、数据链路层和应用层的协议；

以FIFO方式工作的读、写接口高速缓存模块，分别对应用户的读写操作通 道；

数据管理单元，在数据写入时把写高速缓存中的数据分配到各个通道缓存 中；在数据读出时，负责向各个通道发送读取数据命令，并把数据从各个通道 缓存中读出并写入到读高速缓存中；负责逻辑地址到物理地址的转换及均衡磨 损调整算法；

内部高速总线，包括一对独立的数据总线和一对独立的地址总线；数据总 线包括数据写入总线和数据读出总线；地址总线包括读操作地址总线和写操作 地址总线；采用这种读写分开的地址和数据总线，可以保证系统能够以全双工 的方式进行数据传输，极大的提高了数据传输速率；

板级通信接口管理单元，主要负责主控板和存储板之间的数据通信管理， 包括命令交互和数据交换；物理接口采用低压差分信号LVDS进行数据传输，保 证数据在通道间的高速传输；板级通信接口管理单元又分为HOST端和DEVICE 端，在主控板上所实现的是HOST端；

所述PCIe通信接口管理模块通过读、写高速缓存模块接入数据管理单元 FPGA；所述数据管理单元FPGA通过内部高速总线与多个并行的通道缓存模块连 接；所述通道缓存模块与板级通信接口管理单元连接；

所述第一存储板或第二存储板包括：

接口通信管理单元LVDS负责对主控板的通信管理；

地址管理单元，负责坏块管理，及坏块地址的地址重映射；

命令解析单元，负责命令的解析，并向下一级单元传递新的控制命令，并 监控下级模块命令执行状态；

ECC纠检错单元，负责数据流的编解码；

数据操作管理单元，负责数据的读写操作，并与ECC纠检错单元进行通信；