[发明专利]非易失性存储装置及其读取方法

说明书

本专利申请要求2008年11月14日提交的第2008-0113531号韩国专利 申请的优先权，其内容通过引用包含于此。

技术领域

这里公开的示例性实施例涉及一种非易失性存储装置，更具体地讲，涉 及具有改善的可靠性的非易失性存储装置及其读取方法。

背景技术

存储装置用于存储数据。存储装置分为易失性存储装置和非易失性存储 装置。当中断对易失性存储装置的供电时，存储在易失性存储装置中的数据 消失；而即使中断对非易失性存储装置供电时，存储在非易失性存储装置中 的数据也得以保留。

因为非易失性存储装置可以利用低功率来存储数据，所以它们作为便携 式装置的存储介质而备受瞩目。闪速存储装置是一种非易失性存储装置。下 面，将闪速存储装置作为非易失性存储装置的示例进行描述。然而，本发明 构思的范围不限于此，而是可以被应用于其他非易失性存储装置(例如，电 荷捕获闪速存储器、PRAM、FRAM或MRAM等)。

存储在闪速存储装置(或电荷捕获闪速存储器)的存储单元(cell)中的 数据通过测量存储单元的阈值电压来进行区分。根据存储在浮置栅极中的电 子的数量来确定存储单元的阈值电压。随着存储在浮置栅极中的电子的数量 增加，阈值电压变高。

存储在浮置栅极中的电子可以因许多原因而泄漏。存储在浮置栅极中的 电子可以因外部条件(例如，热)而泄漏。此外，存储在浮置栅极中的电子 可以因存储单元的损耗而泄漏。闪速存储装置中的反复的存取操作对设置在 沟道区和浮置栅极之间的绝缘层造成损耗。存取操作包括编程操作、擦除操 作、读取操作。如果绝缘层被损耗，则存储在浮置栅极中的电荷容易泄漏。 阈值电压的降低导致读取错误，使得闪速存储装置的可靠性劣化。

发明内容

本发明构思的示例性实施例提供一种非易失性存储装置。非易失性存储 装置包括：存储单元阵列，连接到多条字线；电压产生器，用于在执行读取 操作时，将选择的读取电压提供到所述多条字线中的选择的字线，将未选的 读取电压提供到所述多条字线中的未选的字线。电压产生器根据未选的字线 是否与选择的字线相邻而产生电平不同的未选的读取电压。

本发明构思的示例性实施例提供一种非易失性存储装置的读取方法。所 述读取方法可以包括如下步骤：通过将选择的读取电压施加到选择的字线并 将未选的读取电压施加到未选的字线来执行第一读取操作；检测在第一读取 操作中是否出现错误；当在第一读取操作中出现错误时，通过改变与选择的 字线相邻的字线的电压来执行第二读取操作。

本发明构思的示例性实施例提供一种非易失性存储装置的读取方法。所 述读取方法可以包括如下步骤：通过将选择的读取电压施加到监视字线并将 未选的读取电压施加到未选的字线来执行读取操作；检测存储在连接到监视 字线的监视单元中的数据是否被正常地读取；当存储在监视单元中的数据没 有被正常地读取时，通过改变与监视字线相邻的字线的电压来对监视单元再 次执行读取操作。

附图说明

包括附图以提供对本发明的进一步理解，并且将附图包括在本说明书中 并作为本说明书的一部分。附图示出了本发明的示例性实施例，并与描述一 起用于说明本发明的原理，在附图中：

图1是示出闪速存储装置的存储单元的剖视图。

图2A和图2B是分别示出电荷捕获闪速存储装置的剖视图。

图3是示出存储单元的阈值电压分布的曲线图。

图4是示出图3中描述的存储单元的阈值电压降低的情况的曲线图。

图5是示出三位(bit)多级单元(MLC，multi level cell)的阈值电压分 布的曲线图。

图6是示出图5中描述的三位多级单元(MLC)的阈值电压降低的情况 的曲线图。

图7是示出根据本发明构思的非易失性存储装置的框图。

图8是示出选择的存储单元从与选择的存储单元相邻的上字线和下字线 进行接收的效果的示图。

图9是示出当执行读取操作时选择的存储单元的阈值电压根据施加到上 字线和下字线的读取电压的改变的曲线图。

图10是示出执行根据本发明构思的非易失性存储装置的校验读取操作 时的偏置条件的示图。

图11是示出执行根据本发明构思的非易失性存储装置的第一实施例的 读取操作时的偏执条件的示图。