[发明专利]在芯片封装中的保护薄膜涂层

说明书

技术领域

本发明的实施方式为微电子装配领域，尤其涉及安装到封装基板上的在 微电子芯片上形成的材料。

背景技术

微电子封装可以使用封装基板将来自电源的电能以及来自封装外部的 信号传递给微电子芯片(chip)或微电子晶片(die)。可以使用模塑矩阵阵 列封装(molded matrix array package)(MMAP)方法将封装基板连接到微电 子晶片上。

在封装可靠性测试过程中，对于这种模塑封装而言，存在与水分相关的 可靠性问题。在高温和高湿的条件下，水分可以被吸收进入塑料模塑料和通 常用于模塑封装(molded package)的晶片附着粘合材料中。其结果是，在 偏压HAST(高度加速温湿度试验)中，模塑封装不能满足要求。在封装级 中发生这样的故障，代价是非常高昂的。

由于行业向叠层晶片尺寸封装(stacked-die chip-scale packages)(SCSP) 的方向发展而加剧了该问题，所述叠层晶片尺寸封装在消耗与常规的单晶片 封装几乎相同的封装(footprint)的同时提供更高的性能。由于SCSP组合 了两个或多个集成电路(IC)，基于水分的封装可靠性故障的几率和成本比 单晶片封装更高。随着集成进入SCSP的晶片数量的增加，降低基于水分的 封装可靠性的故障的方法变得更为重要。

发明内容

本发明提供了一种封装微电子晶片的方法，该方法包括：

将所述晶片的第一表面附着到封装基板的第一表面上；

在所述晶片的第二表面上和所述封装基板的所述第一表面上形成基本 共形的绝缘薄膜；以及

在所述基本共形的绝缘薄膜涂层上施覆模塑料。

本发明还提供了一种封装存储芯片的方法，该方法包括：

使用第一晶片附着材料将第一存储芯片附着到封装基板的第一表面；

将第一引线从所述第一存储芯片上的第一焊盘键合到所述封装基板的 所述第一表面上的第二焊盘；

使用第二晶片附着材料将第二存储芯片附着到所述第一存储芯片；

将第二引线从所述第二存储芯片上的第三焊盘键合到所述封装基板的 所述第一表面上的第四焊盘；

在所述第一存储芯片和所述第二存储芯片的叠层上，邻近所述第一晶片 附着材料和第二晶片附着材料，在所述第二焊盘和第四焊盘上形成基本共形 的绝缘薄膜涂层，并包封所述第一键合引线和所述第二键合引线；

将模塑料施覆到所述基本共形的绝缘薄膜上，以包围包封所述第一键合 引线和所述第二键合引线的所述基本共形的绝缘薄膜。

本发明还提供了一种微电子封装体，该微电子封装体包括：

封装基板，该封装基板附着到微电子晶片的第一表面；

基本共形的绝缘薄膜涂层，该涂层在所述晶片的第二表面上和邻近所述 微电子晶片的所述封装基板的区域上；以及

模塑料，该模塑料在所述基本共形的绝缘薄膜上。

附图说明

参考附图，以实施例且不受实施例的限制的方式来说明本发明的实施方 式。

图1说明了根据本发明的一种实施方式，在晶片封装中形成薄膜方法的 流程图；

图2A说明了根据本发明的一种实施方式，表示封装过程中的具体操作 的横截面视图，其中，微电子晶片被附着到封装基板和键合的线上；

图2B说明了根据本发明的一种实施方式，表示封装过程中的具体操作 的横截面视图，其中，微电子晶片被堆叠到另一个微电子晶片和键合的线上；

图2C说明了根据本发明的一种实施方式，在封装过程中表示具体操作 的横截面视图，其中，微电子晶片被附着到具有焊料球的封装基板上；

图3A说明了根据本发明的一种实施方式，表示封装过程中的具体操作 的横截面视图，其中，在附着于封装基板的微电子晶片(如图2A所示)上 形成共形(conformal)薄膜；

图3B说明了根据本发明的一种实施方式，表示封装过程中的具体操作 的横截面视图，其中，在附着于封装基板的微电子晶片(如图2B所示)上 形成共形薄膜；

图3C说明了根据本发明的一种实施方式，表示封装过程中的具体操作 的横截面视图，其中，在附着于封装基板的微电子晶片(如图2C所示)上 形成共形薄膜；