[发明专利]可堆叠芯片的制造方法

说明书

本申请要求于2008年11月13日提交的标题为“Improved Method forProducing Stackable Dies”的第61/114,268号美国临时申请的优先权，其结合于此作为参考。

技术领域

本发明总的来说涉及集成电路，更具体地，涉及改进的可堆叠芯片制造的装置和方法。

背景技术

由于集成电路的发明，半导体工业因各种电子部件(例如，晶体管、二极管、电阻器、电容器等)集成密度的不断改进而快速增长。很大程度上，这种集成密度的改进源自最小部件尺寸再三的减小，使得更多的部件集成到给定区域中。

尝试进一步提高电路密度，已经研究出了三维(3D)集成电路(IC)。在典型的3D IC形成工艺中，两个芯片接合在一起并且在每个芯片和衬底上的接触焊盘之间形成电连接。例如，一种尝试涉及将两个芯片接合在彼此的顶部。随后，堆叠的芯片接合至载体衬底并且引线接合件电连接至每个芯片上的接触焊盘，以接触载体衬底上的接触焊盘。然而，这种尝试需要比用于引线接合的芯片更大的载体衬底。

最近的尝试着眼于硅通孔(TSV)。通常，通过将垂直通孔蚀刻穿过衬底并且用导电材料(例如，铜)填充通孔来形成TSV。使衬底的背面减薄以露出TSV，并且焊球直接设置在TSV上，以提供电接触。铜凸块被形成为另一芯片的衬底电路侧上的电接触，其中，铜凸块电连接至TSV。

通常，在衬底背面的减薄之前形成衬底电路侧上的铜凸块。为了进行背面减薄工艺以露出TSV，电路侧通过覆盖铜凸块的粘合剂与载体衬底接合。在减薄工艺以及接合两个半导体芯片之后，去除载体衬底和粘合剂。由于铜凸块所造成的不平坦的表面形貌，所以通常很难从半导体芯片去除所有的粘合剂，由此在芯片电路侧上的形貌改变处留有粘合剂残留物。

此外，在半导体器件的电路侧上形成铜凸块的工艺需要凸块底层金属(under bump metallization，UBM)。通常，铝包括大部分集成电路的最后的金属层，然而，铝并不能与用于形成半导体芯片的电路侧电接触的铜凸块很好地接合。UBM件是添加在铝金属层和铜凸块之间的芯片处的附加金属层。UBM层防止了凸块和芯片的集成电路之间的扩散，同时还提供了强且稳定的低电阻电连接。UBM材料(诸如非电镀镍/沉金(electroless nickelimmersion gold))是非常昂贵的材料，其显著提高了半导体芯片生产的成本和生产要求。

从而，需要一种更好的可堆叠芯片的制造方法，以减小在形成之后残留在芯片上的粘合剂残留物的量，同时还降低对UBM的需求。

发明内容

通过本发明的优选实施例，普遍解决或避免了这些或其他问题并且普遍实现了技术优势，本发明的优选实施例提供了一种可堆叠芯片的制造方法，该方法包括：设置第一衬底；在第一衬底中形成从第一衬底的第一表面延伸出的硅通孔，其中，硅通孔连接至第一衬底的第一表面上的导电层，并且导电层具有平坦的表面；以及利用粘合剂将载体衬底接合至导电层。该方法后续步骤为：将第二衬底接合至第一衬底的第二表面；去除载体衬底；去除粘合剂层；以及图样化导电层以形成接触焊盘。

本发明的另一实施例提供了一种半导体器件的制造方法，该方法包括：设置第一衬底；在第一衬底中形成硅通孔；在第一衬底的电路侧上形成导电层；将第二衬底接合至第一衬底的第二表面；以及在接合之后，图样化导电层以形成电接触。

本发明的又一实施例提供了一种半导体器件，其包括：第一衬底，具有形成在其上的电路；一个或多个介电层，形成在第一衬底上方；硅通孔，穿过一个或多个介电层延伸至第一衬底中；以及第一接触焊盘，在介电层上方，其中，第一接触焊盘和硅通孔包括单个导电层。

附图说明

为了更全面地了解本发明及其优势，下面将以与附图相结合的以下描述作为参考，其中：

图1-20示出了制造可堆叠半导体芯片的改进工艺中的中间状态。

具体实施方式

下面，将详细论述本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多包含在广泛的多种特定范围内的适用发明理念。所论述的特定实施例仅仅描述制造和使用本发明的特定方式，并不限制本发明的范围。贯穿本发明的各个附图以及所述实施例，相同的参考标号用于表示相同的元件。