[发明专利]具有统一的存储单元操作特性的非易失性半导体存储器件

说明书

本案是申请日为2006年1月20日、申请号为200610006392.8、发明名 称为“具有统一的存储单元操作特性的非易失性半导体存储器件”的发明专 利申请的分案申请。

技术领域

本发明涉及非易失性半导体存储器件，更具体地，本发明涉及具有统一 的(uniform)存储单元工作特性的非易失性半导体存储器件。

本发明要求于2005年9月9日提交的韩国专利申请No.2005-83921的优 先权，因此将该申请的主题全部结合于此作为参考。

背景技术

非易失性半导体存储器件包括多个存储单元，每个存储单元包括浮动栅 (floating gate)和控制栅。NAND类型非易失性半导体存储器件包括多个单 元串(cell string)，每个单元串包括一组串行连接的存储单元。在存储单元中， 通过在存储单元的控制栅和沟道区(channel region)之间生成预定的电压差 来对数据比特进行编程或将其擦除。根据在单元中生成的电压差，可以通过 隧道(tunneling)电流使电子从沟道区注入到浮动栅中，或者可以使电子从 浮动栅中移动到沟道区。在此，浮动栅处的电势由控制栅和浮动栅之间的电 容与浮动栅和沟道区之间的电容的比值确定。

图1是示出传统NAND类型非易失性半导体存储器件的单元串的电路 图。参照图1，传统单元串的一端通过选择晶体管SG1连接到比特线BL，而 单元串的另一端通过另一个选择晶体管SG2连接到源极线(source line)SL。 随着非易失性半导体存储器件的集成度变得更加密集，相邻存储单元，例如 存储单元MC1～MC32之间的间隔的尺寸已经减小。由于间隔尺寸的减小， 使得对于在相邻存储单元的浮动栅和控制栅之间耦合的电容，以及对于与存 储单元沟道区耦合的电容，存储单元的浮动栅都成为了重要因素。

在图1的传统非易失性存储器件的单元串中，存储单元MC1和MC32 分别与选择晶体管SG1和SG2相邻。存储单元MC2位于存储单元MC1的一 侧，而选择晶体管SG1位于存储单元MC1的另一侧。并且，存储单元MC31 位于存储单元MC32的一侧，而选择晶体管SG2位于存储单元MC32的另一 侧。此外，选择晶体管SG1和SG2每一个都具有与存储单元MC1～MC32 的不同的结构和工作电压。因此，与选择晶体管SG1和SG2相邻的存储单元 MC1和MC32具有与存储单元MC2～MC31不同的电容条件。

这样，在传统的NAND类型非易失性半导体存储器件中，分别与选择晶 体管SG1和SG2相邻的外部存储单元MC1和MC32以与存储单元MC2～ MC31不同的工作特性工作。

发明内容

在一个实施例中，本发明提供了一种包括单元串和驱动器块的非易失性 半导体存储器件。单元串包括：包括多个串行连接的非易失性存储单元的非 易失性存储单元系列，其中，每个非易失性存储单元都是电可擦除和可编程 的；连接到所述非易失性存储单元系列的选择晶体管；以及插入在所述选择 晶体管和非易失性存储单元系列之间，并且串行连接到所述选择晶体管和非 易失性存储单元系列的伪单元。驱动器块包括适合用于选择性地激活多个普 通字线中的任何普通字线的普通字线驱动器，其中，被激活的普通字线选通 所述多个非易失性存储单元中相应的非易失性存储单元；以及适合用于激活 伪字线以选通所述伪单元的伪字线驱动器。

在另一个实施例中，本发明提供了一种包括单元串和驱动器块的非易失 性半导体存储器件。单元串包括：包括多个串行连接的非易失性存储单元的 非易失性存储单元系列，其中，每个非易失性存储单元都是电可擦除和可编 程的；以及连接到所述非易失性存储单元系列的第一和第二选择晶体管。所 述单元串还包括：第一伪单元，插入在所述第一选择晶体管和非易失性存储 单元系列之间，并且串行连接到所述第一选择晶体管和非易失性存储单元系 列；和第二伪单元，插入在所述第二选择晶体管和非易失性存储单元系列之 间，并且串行连接到所述第二选择晶体管和非易失性存储单元系列的。驱动 器块包括：适合用于选择性地激活多个普通字线中的任何普通字线的普通字 线驱动器，其中，被激活的普通字线选通所述多个非易失性存储单元中相应 的非易失性存储单元；适合用于激活第一伪字线以选通所述第一伪单元的第 一伪字线驱动器，以及适合用于激活第二伪字线以选通所述第二伪单元的第 二伪字线驱动器。