[发明专利]横向双扩展MOS器件及其制造方法

说明书

本申请要求于2008年11月19日提交的韩国专利申请第10-2008-0115090号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体器件及其制造方法。更具体地，本发明涉及一种横向双扩散金属氧化物半导体(LDMOS)器件及其制造方法。

背景技术

通常，传统的MOS场效应晶体管(在下文中，称为MOSFET)与双极性晶体管相比具有高的输入阻抗，因此，具有简单栅极驱动电路的MOSFET具有优良的电学效益(electricity benefit)。并且，MOSFET是一种单极性器件，该单极性器件具有无时间延迟(当关闭MOSFET时，由少数载流子存储或复合而引起时间延迟)的优点。结果，MOSFET已经更广泛地应用于开关模式供电器件(powersupply device)、灯镇流器和电机驱动电路。使用平面扩散技术(planar diffusion technology)的这种DMOSFET(双扩散MOSFET)是一种用于MOSFET的众所周知的结构。在于1981年11月10日由Sel Colak提交的第4,300,150号美国专利中公开了一种众所周知的LDMOS晶体管。

由于其简单的结构，传统的LDMOS器件很适用于VLSI工艺。然而，这种LDMOS器件与DMOS(VDMOS)器件相比具有更少的良好的技术特点，因此其没能引起足够的注意。然而，近年来，已经证明降低的表面电场(Reduced SURface Field，RESURF)SLMOS器件具有良好的导通电阻(Rsp)。

以下，将参照附图描述传统的LDMOS器件。

图1是示出了传统的LDMOS器件的截面图。

参照图1中，高压阱(HVWELL)20在形成在衬底(未示出)上的p型外延层10上形成。p型本体30形成在HVWELL 20上。P+区74和N+源极70形成在p型本体30的表面上。用于LV(低电压)的N+阱50形成在隔离层40的右侧上，以及N+漏极72形成在N+阱50上。栅极介电层60和栅电极62与隔离层40的顶部和源极70部分重叠。

如图1所示，隔离层40设置在漏极72和源极70之间以防止电场被集中在能够输出高于30V的HV器件中的栅极边缘附近的区域。这里，提升栅电极62以使用隔离层40作为电场极板。

根据LDMOS器件，电流沿着器件的表面流过只会使电流驱动效率恶化。如图1所示，当施加高电压时，电场集中在邻近栅极边缘的区域上。为解决电场集中问题，栅极边缘附近的区域是磨圆的(corner-rounded)，但不限于此。结果，出现了器件的可靠性恶化的问题。

发明内容

因此，本发明针对一种横向双扩散金属氧化物半导体(LDMOS)器件及其制造方法。

本发明的一个目的是提供一种LDMOS器件及其制造方法，该LDMOS器件能够降低导通电阻并且能够获得高的击穿电压。

本发明的其他优点、目的和特征一部分将在下文中阐述，一部分对于本领域的普通技术人员而言通过下文的实验将变得显而易见或者可以从本发明的实践中获得。通过所写的说明书及其权利要求以及附图中特别指出的结构，可以了解和获知本发明的这些目的和其他优点。

为了实现这些目的和其他优点以及根据本发明的目的，如在本文中所体现和概括描述的，横向双扩散金属氧化物半导体(LDMOS)器件包括：高压阱(HVWELL)，形成在衬底上；RESURF区，形成在HVWELL中；本体区，邻近RESURF区形成；隔离层，包括形成在RESURF区上的预定区域，该隔离层与衬底的顶部表面部分重叠；低压阱(LVWELL)，形成在隔离层的另一区域的下方的衬底的预定区域上；栅电极，从本体区的预定的顶部表面区域延伸到隔离层的预定顶部表面；漏极区，形成在隔离层的另一区域下方的LVWELL上；以及源极区，形成在栅电极下方的本体区中。

在本发明的另一方面中，一种用来制造横向双扩散金属氧化物半导体(LDMOS)器件的方法包括：在衬底上形成高压阱(HVWELL)；在HVWELL中形成RESURF区；邻近RESURF区的预定区域形成本体区；在衬底上形成隔离层，该隔离层包括与RESURF区的另一区域部分重叠的预定区域；在隔离层的另一区域的下方的衬底上形成低压阱(LVWELL)；形成从本体区的预定的顶部表面区域延伸到隔离层的预定顶部表面的栅电极；以及在隔离层的另一区域下方的LVWELL中形成漏极区，在栅电极下方的本体区中形成源极区。